JPH0417568B2 - - Google Patents
Info
- Publication number
- JPH0417568B2 JPH0417568B2 JP5608884A JP5608884A JPH0417568B2 JP H0417568 B2 JPH0417568 B2 JP H0417568B2 JP 5608884 A JP5608884 A JP 5608884A JP 5608884 A JP5608884 A JP 5608884A JP H0417568 B2 JPH0417568 B2 JP H0417568B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- logic
- input
- alternating signal
- truth value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Description
〔発明の利用分野〕
本発明は多数決論理方式の改良に関し、特にフ
エイルセーフ(fail−safe)化が容易な多数決論
理方式に関する。 〔発明の背景〕 例えば、鉄道車両のATC(自動列車制御装置)
は、列車衝突を予防し、人命保護や重大損害の防
止を図るものであるから、高度のフエイルセーフ
性が要求される。このため、論理判断を行う回路
は多重系構成とし、各系の出力を集めてフエイル
セーフ化された一致回路や多数決回路で最終出力
の決定を下している。ここで、個々の論理回路の
フエイルセーフ化を図るとともに、これらの多重
系を構成し、万全を期している。 しかし、多数決回路は1重系であつて、そのフ
エイルセーフ性は、装置全体のフエイルセーフ性
に大きく関係する。 このため、フエイルセーフな多数決回路を構成
する努力が行われているが、現在のところ専ら電
磁リレーが用いられ、装置の小形軽量化および省
電力化の面で遅れている。 電磁リレーによりフエイルセーフ性が得られる
理由は次の通りである。 電磁リレーの故障は接点の導通故障と不導通故
障に分けられるが一般的に導通故障の発生確率は
不導通故障のそれの1000分の1以下である。 これは導通故障の原因が接点の溶着のみである
のに対し不導通故障は接点の汚損や酸化による接
触不良、駆動コイルの断線や内部短絡、駆動電源
の故障、可動片の折損等その原因が多大な為であ
る。 さらに接点溶着防止の為、接点通電電流を溶着
限界以下に抑制すれば故障モードは不導通故障の
みと考えてよい。 従つて接点の導通を危険側の、不導通側を安全
側の制御出力になる様にすると電磁リレーはフエ
イルセーフな論理素子として用いることが出来
る。 一方、半導体素子の場合導通状態になる故障と
不導通状態になる故障の発生確率はほぼ等しい。 半導体の場合、不純物の拡散、熱による劣化、
リード線の断線又は混触、過電流、過電圧による
短絡又は溶断等、同種の原因から生ずる故障が導
通と不導通のいずれの状態にもなり得るからであ
る。 この為半導体では電磁リレーの如くフエイルセ
ーフ側とフエイルアウト側の論理値を特定するこ
とは不可能であり、一般にランダムロジツクと呼
ばれる様な、基本的な論理素子を組合せて構成す
る任意の回路を全てフエイルセーフ化することは
半導体論理素子では極めて困難であると考えられ
ている。 これを解決できる一方式として、本発明者は、
特願昭57−137312号において、小型軽量化が容易
でフエイルセーフ性に優れた論理方式を提案し
た。 すなわち、正論理“1”および負論理“0”を
含む入力真理値の夫々に対して異なる周波数をも
つ交番信号を入力し、この入力周波数値が予定の
基準周波数帯にあるか否かにより出力すべき真理
値を判定し、該当する出力真理値に対応した周波
数をもつ交番信号を出力する方式である。 これにより、交番信号の周波数を論理値とする
ことにより、自己の故障時に危険側の出力を生ず
る確率を極めて低くすることができ、また、異常
入力に対して、正常な論理素子が判定を行うた
め、安全側の出力を確実に発生させることができ
る。 また、2つ以上の入力を必要とする論理回路に
おいては、上記した周波数の帯域判定の前に、入
力された2以上の交番信号の周波数値間で所定の
演算、例えば加算を行う。 これにより、常用されているAND,OR,
NAND,NOR,EOR等の論理素子の外、これら
の組合せによる論理回路、例えば多数決回路など
を一挙に構成することも可能となる。 その原理を以下に詳細に説明する。 第1図は正論理“1”と負論理“0”の区別
を、従来の論理信号の一例と対比して示すもので
ある。 同図Aは、従来の2値論理における正論理
“1”と負論理“0”を表わす電気信号の様子を
示しており、例えば5Vの電圧が正論理“1”を
表し、0Vが負論理“0”を現している。 これに対し、同図Bが先に提案した論理信号の
一例であつて、300Hzの交番信号が正論理“1”
を、50Hzの交番信号が負論理“0”を表わしてい
る。このように、周波数の差異で異なる真理値を
表わすのであるが、その周波数帯の区分例を第2
図〜第4図に示している。 第2図は、最も簡単な周波数帯域の区分例であ
つて、任意の周波数1より高い帯域を正論理、1
より低い帯域を負論理と定義したものである。 第3図は、3値論理を採り、正負論理の外に、
以上状態を示す帯域を設定したもので、任意の周
波数1より高い帯域を正論理、1から2までの帯
域を負論理、2より低い帯域を異常状態と定義し
ている。 第4図は、正常時の正および負論理を夫々異な
る特定の周波数帯域に限定し、それ以外の帯域を
すべて異常状態と定義したものである。すなわ
ち、600Hzを中心とする575〜625Hz帯および350Hz
を中心とする325〜375Hz帯を正論理とし、100Hz
を中心とする75〜125Hz帯を負論理、それ以外の
帯域はすべて異常状態と定義している。 第5図は論理方式の一例ブロツク図を示す。 論理素子2は、入力端子4と出力端子6を持
ち、内部に周波数帯域判定部8と交番信号発生部
10を備えている。端子4に交番信号が入力され
ると、判定部8はその周波数の帯域判定を行い、
出力すべき真理値を交番信号発生部10に伝達す
る。交番信号発生部10は、与えられた出力真理
値に対応する周波数の交番信号を発生し、端子6
へ出力する。 今、この論理素子2をNOT素子であるとし、
入出力ともに正論理を周波数帯域P、負論理を周
波数帯域N、その他の周波数帯域Eを異常状態と
定義すれば、第1表のように動作する。
エイルセーフ(fail−safe)化が容易な多数決論
理方式に関する。 〔発明の背景〕 例えば、鉄道車両のATC(自動列車制御装置)
は、列車衝突を予防し、人命保護や重大損害の防
止を図るものであるから、高度のフエイルセーフ
性が要求される。このため、論理判断を行う回路
は多重系構成とし、各系の出力を集めてフエイル
セーフ化された一致回路や多数決回路で最終出力
の決定を下している。ここで、個々の論理回路の
フエイルセーフ化を図るとともに、これらの多重
系を構成し、万全を期している。 しかし、多数決回路は1重系であつて、そのフ
エイルセーフ性は、装置全体のフエイルセーフ性
に大きく関係する。 このため、フエイルセーフな多数決回路を構成
する努力が行われているが、現在のところ専ら電
磁リレーが用いられ、装置の小形軽量化および省
電力化の面で遅れている。 電磁リレーによりフエイルセーフ性が得られる
理由は次の通りである。 電磁リレーの故障は接点の導通故障と不導通故
障に分けられるが一般的に導通故障の発生確率は
不導通故障のそれの1000分の1以下である。 これは導通故障の原因が接点の溶着のみである
のに対し不導通故障は接点の汚損や酸化による接
触不良、駆動コイルの断線や内部短絡、駆動電源
の故障、可動片の折損等その原因が多大な為であ
る。 さらに接点溶着防止の為、接点通電電流を溶着
限界以下に抑制すれば故障モードは不導通故障の
みと考えてよい。 従つて接点の導通を危険側の、不導通側を安全
側の制御出力になる様にすると電磁リレーはフエ
イルセーフな論理素子として用いることが出来
る。 一方、半導体素子の場合導通状態になる故障と
不導通状態になる故障の発生確率はほぼ等しい。 半導体の場合、不純物の拡散、熱による劣化、
リード線の断線又は混触、過電流、過電圧による
短絡又は溶断等、同種の原因から生ずる故障が導
通と不導通のいずれの状態にもなり得るからであ
る。 この為半導体では電磁リレーの如くフエイルセ
ーフ側とフエイルアウト側の論理値を特定するこ
とは不可能であり、一般にランダムロジツクと呼
ばれる様な、基本的な論理素子を組合せて構成す
る任意の回路を全てフエイルセーフ化することは
半導体論理素子では極めて困難であると考えられ
ている。 これを解決できる一方式として、本発明者は、
特願昭57−137312号において、小型軽量化が容易
でフエイルセーフ性に優れた論理方式を提案し
た。 すなわち、正論理“1”および負論理“0”を
含む入力真理値の夫々に対して異なる周波数をも
つ交番信号を入力し、この入力周波数値が予定の
基準周波数帯にあるか否かにより出力すべき真理
値を判定し、該当する出力真理値に対応した周波
数をもつ交番信号を出力する方式である。 これにより、交番信号の周波数を論理値とする
ことにより、自己の故障時に危険側の出力を生ず
る確率を極めて低くすることができ、また、異常
入力に対して、正常な論理素子が判定を行うた
め、安全側の出力を確実に発生させることができ
る。 また、2つ以上の入力を必要とする論理回路に
おいては、上記した周波数の帯域判定の前に、入
力された2以上の交番信号の周波数値間で所定の
演算、例えば加算を行う。 これにより、常用されているAND,OR,
NAND,NOR,EOR等の論理素子の外、これら
の組合せによる論理回路、例えば多数決回路など
を一挙に構成することも可能となる。 その原理を以下に詳細に説明する。 第1図は正論理“1”と負論理“0”の区別
を、従来の論理信号の一例と対比して示すもので
ある。 同図Aは、従来の2値論理における正論理
“1”と負論理“0”を表わす電気信号の様子を
示しており、例えば5Vの電圧が正論理“1”を
表し、0Vが負論理“0”を現している。 これに対し、同図Bが先に提案した論理信号の
一例であつて、300Hzの交番信号が正論理“1”
を、50Hzの交番信号が負論理“0”を表わしてい
る。このように、周波数の差異で異なる真理値を
表わすのであるが、その周波数帯の区分例を第2
図〜第4図に示している。 第2図は、最も簡単な周波数帯域の区分例であ
つて、任意の周波数1より高い帯域を正論理、1
より低い帯域を負論理と定義したものである。 第3図は、3値論理を採り、正負論理の外に、
以上状態を示す帯域を設定したもので、任意の周
波数1より高い帯域を正論理、1から2までの帯
域を負論理、2より低い帯域を異常状態と定義し
ている。 第4図は、正常時の正および負論理を夫々異な
る特定の周波数帯域に限定し、それ以外の帯域を
すべて異常状態と定義したものである。すなわ
ち、600Hzを中心とする575〜625Hz帯および350Hz
を中心とする325〜375Hz帯を正論理とし、100Hz
を中心とする75〜125Hz帯を負論理、それ以外の
帯域はすべて異常状態と定義している。 第5図は論理方式の一例ブロツク図を示す。 論理素子2は、入力端子4と出力端子6を持
ち、内部に周波数帯域判定部8と交番信号発生部
10を備えている。端子4に交番信号が入力され
ると、判定部8はその周波数の帯域判定を行い、
出力すべき真理値を交番信号発生部10に伝達す
る。交番信号発生部10は、与えられた出力真理
値に対応する周波数の交番信号を発生し、端子6
へ出力する。 今、この論理素子2をNOT素子であるとし、
入出力ともに正論理を周波数帯域P、負論理を周
波数帯域N、その他の周波数帯域Eを異常状態と
定義すれば、第1表のように動作する。
【表】
なお、第1表のカツコ内には真理値を示した。
このように、帯域判定部8の3つの異なる判定
結果に夫々対応して、第1表に示す周波数の交番
信号を出力することにより、論理素子2はNOT
(反転)素子としての機能をもつことができる。 このとき、入力された交番信号の周波数を、誤
つた真理値を表わす周波数であると誤判定する確
率は極めて低く、しかも、危険側の出力を生ずる
帯域判定の周波数帯域を狭めることも容易であ
り、フエイルセーフ性を高めることができる。ま
た、交番信号発生部が故障したにも拘らず、特定
の危険側の真理値に対応する周波数の交番信号を
発生する確率もまた極めて低いので、高度にフエ
イルセーフ化された論理素子を得ることができ
る。 もちろん、入力真理値と出力真理値に対応する
周波数を同一とする必要はなく、逆転させたり、
各々別の周波数帯域を割当てることもできる。ま
た、帯域判定部8が、異常を示す周波数帯域Eで
あると判定したときは、異常を表わす周波数Eを
出力するのではなく、いずれか安全側の真理値を
表わす周波数NあるいはPを出力するようにして
もフエイルセーフ性は保たれる。 第6図は他の論理方式のブロツク図である。 この論理素子12は、第5図に比べて、もう一
つの入力端子5と、演算部7を備えている点で異
なつており、上記NOT素子の外、2入力形の
OR,AND,EOR,NORおよびNAND素子等を
構成することができる。 演算部7は、入力端子4および5に与えられた
2つの交番信号の周波数値間で所定の演算を行
う。この演算は加減乗除のいずれでもよいが、最
も望ましい実施態様として加算を例に採れば、本
論理素子12は第2表のような動作を行う。
結果に夫々対応して、第1表に示す周波数の交番
信号を出力することにより、論理素子2はNOT
(反転)素子としての機能をもつことができる。 このとき、入力された交番信号の周波数を、誤
つた真理値を表わす周波数であると誤判定する確
率は極めて低く、しかも、危険側の出力を生ずる
帯域判定の周波数帯域を狭めることも容易であ
り、フエイルセーフ性を高めることができる。ま
た、交番信号発生部が故障したにも拘らず、特定
の危険側の真理値に対応する周波数の交番信号を
発生する確率もまた極めて低いので、高度にフエ
イルセーフ化された論理素子を得ることができ
る。 もちろん、入力真理値と出力真理値に対応する
周波数を同一とする必要はなく、逆転させたり、
各々別の周波数帯域を割当てることもできる。ま
た、帯域判定部8が、異常を示す周波数帯域Eで
あると判定したときは、異常を表わす周波数Eを
出力するのではなく、いずれか安全側の真理値を
表わす周波数NあるいはPを出力するようにして
もフエイルセーフ性は保たれる。 第6図は他の論理方式のブロツク図である。 この論理素子12は、第5図に比べて、もう一
つの入力端子5と、演算部7を備えている点で異
なつており、上記NOT素子の外、2入力形の
OR,AND,EOR,NORおよびNAND素子等を
構成することができる。 演算部7は、入力端子4および5に与えられた
2つの交番信号の周波数値間で所定の演算を行
う。この演算は加減乗除のいずれでもよいが、最
も望ましい実施態様として加算を例に採れば、本
論理素子12は第2表のような動作を行う。
本発明の目的は、異常を検知することのできる
フエイルセーフな多数決論理方式を提供すること
である。 〔発明の概要〕 本発明においては、2つの入力真理値の夫々に
対して異る周波数をもつ交番信号を3つ以上入力
するとき、これらの各入力毎にも夫々異る周波数
を割当てておく。 そして、これらの入力交番信号の周波数値間で
所定の演算を行い、多数決論理を満足する入力真
理値に対応する出力真理値に割当てられた周波数
の交番信号を出力するとともに、多数決論理を満
足する入力真理値とは異る真理値を示す入力を識
別して表示する。 〔発明の実施例〕 第13図に本発明による3入力多数決回路の一
実施例のブロツク図を示す。2アウト・オブ3の
構成を必要とするシステムにおいては2アウト・
オブ3の論理機能を正常に実行するのみならず異
なる入力がどの入力端子に加わつているのかを表
示する事ができれば、故障に至ることなく、ある
いは、故障からの回復を早める事が可能となる。
第13図はこの故障チヤンネル表示機能を有する
実施例であつて78は故障チヤンネル検出回路、
80は78の為に設けたタイミング信号群、8
1,82,83は夫々第1,第2,第3チヤンネ
ル故障表示信号端子である。ここで入力信号4,
5,70が各々第1,第2,第3チヤンネルに該
当する。各チヤンネル論理値「1」,「0」を第3
表の如くわずかに異なる周波数で表すと、第4表
に示す様に異なる入力が1つ以内の場合の14個の
全ての組合せにおいて加算結果信号14の周波数
は重複を生じない。従つて第10図,第11図の
動作説明から理解される様に周波数帯域判定のタ
イムスロツトを少なくとも15個設ける事によりこ
れ等の加算結果の全ての組合せを識別し出力論理
値を決定する事が出来る。
フエイルセーフな多数決論理方式を提供すること
である。 〔発明の概要〕 本発明においては、2つの入力真理値の夫々に
対して異る周波数をもつ交番信号を3つ以上入力
するとき、これらの各入力毎にも夫々異る周波数
を割当てておく。 そして、これらの入力交番信号の周波数値間で
所定の演算を行い、多数決論理を満足する入力真
理値に対応する出力真理値に割当てられた周波数
の交番信号を出力するとともに、多数決論理を満
足する入力真理値とは異る真理値を示す入力を識
別して表示する。 〔発明の実施例〕 第13図に本発明による3入力多数決回路の一
実施例のブロツク図を示す。2アウト・オブ3の
構成を必要とするシステムにおいては2アウト・
オブ3の論理機能を正常に実行するのみならず異
なる入力がどの入力端子に加わつているのかを表
示する事ができれば、故障に至ることなく、ある
いは、故障からの回復を早める事が可能となる。
第13図はこの故障チヤンネル表示機能を有する
実施例であつて78は故障チヤンネル検出回路、
80は78の為に設けたタイミング信号群、8
1,82,83は夫々第1,第2,第3チヤンネ
ル故障表示信号端子である。ここで入力信号4,
5,70が各々第1,第2,第3チヤンネルに該
当する。各チヤンネル論理値「1」,「0」を第3
表の如くわずかに異なる周波数で表すと、第4表
に示す様に異なる入力が1つ以内の場合の14個の
全ての組合せにおいて加算結果信号14の周波数
は重複を生じない。従つて第10図,第11図の
動作説明から理解される様に周波数帯域判定のタ
イムスロツトを少なくとも15個設ける事によりこ
れ等の加算結果の全ての組合せを識別し出力論理
値を決定する事が出来る。
【表】
本発明によれば、フエイルセーフ多数決論理に
おいて、他と異る入力であると判定された入力を
識別して表示でき、入力も含めた異常を予知する
ことができる。
おいて、他と異る入力であると判定された入力を
識別して表示でき、入力も含めた異常を予知する
ことができる。
第1図は提案されている論理信号の一例を従来
の論理信号と対比して示す図、第2図〜第4図は
周波数帯域判定の夫々異なる判定例を示す図、第
5図は提案されている論理方式のブロツク図、第
6図は同じく他のブロツク図、第7図は更に他の
例のブロツク図、第8図は第7図を具体化したブ
ロツク図、第9図は第8図のメモリの記憶データ
を示す図、第10図は第8図をOR素子として用
いた場合の動作状況を表わすタイムチヤート、第
11図は第8図をEOR素子として用いた場合の
動作状況を表わすタイムチヤート、第12図は第
8図を多数決回路として用いるための演算部の置
換例を示すブロツク図、第13図は本発明の一実
施例である3入力多数決回路を示すブロツク図で
ある。 2,12,13……論理素子、4,5,70…
…入力端子、6……出力端子、7……演算部、8
……帯域判定部、10……交番信号発生部、78
……故障チヤンネル検出回路、81〜83……故
障チヤンネル出力端子。
の論理信号と対比して示す図、第2図〜第4図は
周波数帯域判定の夫々異なる判定例を示す図、第
5図は提案されている論理方式のブロツク図、第
6図は同じく他のブロツク図、第7図は更に他の
例のブロツク図、第8図は第7図を具体化したブ
ロツク図、第9図は第8図のメモリの記憶データ
を示す図、第10図は第8図をOR素子として用
いた場合の動作状況を表わすタイムチヤート、第
11図は第8図をEOR素子として用いた場合の
動作状況を表わすタイムチヤート、第12図は第
8図を多数決回路として用いるための演算部の置
換例を示すブロツク図、第13図は本発明の一実
施例である3入力多数決回路を示すブロツク図で
ある。 2,12,13……論理素子、4,5,70…
…入力端子、6……出力端子、7……演算部、8
……帯域判定部、10……交番信号発生部、78
……故障チヤンネル検出回路、81〜83……故
障チヤンネル出力端子。
Claims (1)
- 【特許請求の範囲】 1 異なる周波数を有する交番信号に真理値を対
応させて論理演算するものにおいて、同一の前記
真理値に対応した前記交番信号の周波数が各入力
毎に異なるよう、かつこの各入力間での所定の演
算の結果が重複しないよう前記交番信号の周波数
を割当て、この交番信号を3つ以上入力する手段
と、これらの入力周波数値間で前記所定の演算を
行う単一の演算手段と、この演算手段の出力から
前記入力された同一の真理値に対応する交番信号
が過半数以上あるとき、その真理値に対応し、出
力として割当てられた周波数をもつ交番信号を出
力する手段と、この出力される交番信号の周波数
に対応する真理値以外の周波数を持つ交番信号の
入力があることを表示する手段を備えた多数決論
理装置。 2 前記表示する手段は、前記交番信号を出力す
る手段から出力される交番信号の周波数に対応す
る真理値以外の真理値に対応する周波数の交番信
号を入力している前記入力を識別して表示する手
段である特許請求の範囲第1項記載の多数決論理
装置。 3 前記交番信号を出力する手段は、前記演算手
段の演算の結果として真理値に対応した周波数以
外の周波数が含まれている場合異常に対応する周
波数を出力する手段である特許請求の範囲第1項
記載の多数決論理装置。 4 前記単一の演算手段は、加算手段である特許
請求の範囲第1項記載の多数決論理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608884A JPS60200621A (ja) | 1984-03-26 | 1984-03-26 | 多数決論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608884A JPS60200621A (ja) | 1984-03-26 | 1984-03-26 | 多数決論理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200621A JPS60200621A (ja) | 1985-10-11 |
| JPH0417568B2 true JPH0417568B2 (ja) | 1992-03-26 |
Family
ID=13017336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5608884A Granted JPS60200621A (ja) | 1984-03-26 | 1984-03-26 | 多数決論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200621A (ja) |
-
1984
- 1984-03-26 JP JP5608884A patent/JPS60200621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60200621A (ja) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1576072A (en) | Anti-skid brake control systems for automotive vehicles | |
| JPH0474895B2 (ja) | ||
| CN206133294U (zh) | 一种控制器故障保护系统 | |
| JPH0417568B2 (ja) | ||
| KR102520385B1 (ko) | 모터 구동 장치 | |
| JP7077307B2 (ja) | 監視システム | |
| JPH07245865A (ja) | 配電盤とデジタル継電装置 | |
| JPH0581086B2 (ja) | ||
| JPH0521367B2 (ja) | ||
| JPS62213515A (ja) | 負荷時タツプ切換装置 | |
| JPS6180303A (ja) | 二重系の切換制御方式 | |
| US3422414A (en) | System for checking the operational reliability of logic modules and finding the locality of faults | |
| JPH08245099A (ja) | エレベータ制御装置 | |
| JPS60118028A (ja) | 監視装置用電源 | |
| JPS6022401A (ja) | 電気車制御装置用マイクロコンピユ−タのリセツト方式 | |
| JPH04266369A (ja) | エレベータの群管理制御装置 | |
| JPH0344496B2 (ja) | ||
| SU502467A1 (ru) | Резервированный преобразователь | |
| JPS6321150Y2 (ja) | ||
| JPS6136802A (ja) | メモリ−回路 | |
| SU1012468A2 (ru) | Резервированное устройство | |
| SU922942A1 (ru) | Устройство для контроля состояния тиристоров 1 | |
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPH0236727A (ja) | 配電線故障の高速切り離し・復旧方式 | |
| JPS62278494A (ja) | リ−ドスイツチの接点異常監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |