JPS6136802A

JPS6136802A - メモリ−回路

Info

Publication number: JPS6136802A
Application number: JP15825184A
Authority: JP
Inventors: Sumio Omura; 大村　純夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1986-02-21
Anticipated expiration: 2009-05-25
Also published as: JPH0640620B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、デジタル論理回路に用いられるメモリー回路
に係ｐ１特に、その動作を７エイルセフ化するに好適な
面路構成に関するものである。

〔発明の背景〕

例えば、鉄道車両のＡＴＣ（自動列車制御装置）は、列
車衝突を予防し、人命保護や重大損害の防止を図るもの
であるから、高度の７エイルセーフ性が要求される。こ
のため、論理判断を行う回路は多重系構成とし、各基の
出力を集めてフェイルセーフ化された一致回路や多数決
回路で最終出力の決定を下している。ここで、個々の論
理回路のフェイルセーフ化を図るとともに、これらの多
重系を構成し万全を期している。

しかし、多数決回路は１重系であって、そのフェイルセ
ーフ性は、装置全体のフェイルセーフ性に大きく関係す
る。

このため、フェイルセーフな多数決回路を構成する努力
が行われているが、現在のところ専ら電磁リレーが用い
られ、装置の小形軽量化および省電力化の面で遅れてい
る。

電磁リレーによりフェイルセーフ性が得られる理由は次
の通りである。

電磁リレーの故障は接点の導通故障の発生確率は不導通
故障のそれの１０００分の１以−トである。

これは導通故障の原因が接点の溶着のみであるのに対し
不導通故障は接点の汚損や酸化による接触不良、駆動コ
イルの断線や内部短絡、駆動電源の故障、可動片の折損
等その原因が多大な為である。

さらに接点溶着防止の為、接点通電電流を溶着限界以下
に抑制すれば故障モードは不導通故障のみと考えてよい
。

従って接点の導通を危険側の、不導通側を安全側の制御
出力になる様にすると電磁リレーはフェイルセーフな論
理素子として用いることが出来る。

一方、半導体素子の場合導通状態になる故障と不導通状
態になる故障の発生確率はハを丁等しい。

半導体の場合、不純物の拡散、熱による劣化、１ノード
線の断線又は混触、過電流、過電圧による短絡又は溶断
等、同種の原因から生ずる故障が導通と不導通のいずれ
の状態にもなシ得るからである。

このため半導体では電磁リレーの如くフェイルセーフ側
と７エイルアウト側の論理値を特定することは不可能で
オシ、一般にランダムロジックと呼ばれる様な、基本的
な論理素子を組合せて構成する任意の回路を全てフェイ
ルセーフ化することは半導体論理素子では極めて困難で
あると考えられている。例えば特願昭５７−１３７３１
２号に示されるように従来の自動列車制御装置（ＡＴＣ
）や自動列車ＩＩｒ垣装置（ＡＴＳ）に用いられるブレ
ーキ指令確認解除回路への応用例は第４図に示す如き構
成を有している。

図に於いて、１０は信号受信器であシ、受電器１６等に
よシ閉塞装置より送信される信号波をとり込み、信号内
容を弁別した制限速度信号Ａｔ出力する。１１は、速度
比較回路であ夛、速度発電機等の速度センサ１７からの
速度Ｊ−夕と、前記制限速度信号Ａとを比較する。以上
は公知の技術でｌ）、一般に、出力Ｂは、制限速度以）
で走行中には５００Ｈｚ程度のパルス列が出力し、制限
速度を超過した場合には直流信号が出力するよう構成さ
れている。

さて、ここで、制限速度を超過した場合には、ブレーキ
電磁弁１５を消磁してブレーキを作用させる訳でおるが
、システム上の保安度の確保及び乗務員に対する注意喚
起等の目的で、一旦パレーキが作用した場合には、たと
え、速度が低下しても、乗務員によって、確認用弁ボタ
ンスイッチ１２が押下されるまでは、ブレーキを緩解さ
せないような論理が必要となる場合が有る。このよ亙う
な場合には、補助継電器ＢＡＲ１８の接点論理回路によ
シ自己保持回路（メモリー）を構成することによシ実現
していた。１４は電力増幅器である。

従来、デジタル論理回路において、状態を記憶する回路
、即ちメモリー回路としては、専用のメモリー素子やフ
リップフロップ回路が用いられているが、これらは、い
ずれも、直流的なフィードバックループを用いたもので
おシ、原理的には第５図に示す如き構成と考えることが
できる。この回路の真理値表は、第１表に示すとうりで
あり、即ち、状態番号２の状態が、以前の状態を記憶し
ているものである。

（工ｚ７−分り第　　１　　表（注）Ｑｎ−１：状態番号２番になる直前のＱの値を保
持する。

しかしガから、このような従来のメモリー回路の問題点
は、入力端子への入力信号配線が、断線したシ、または
、電源線と混触したりした場合にｂ力がどうなるか不安
であるということである。

即ち、個々の故障に対しては出力状態を予測することは
可能ではあるが、故障の内容によって、出力が「１」に
なる場合と「０」となる場合とがあシ、システム全体を
フェイルセーフな構成としたい場合、不都合がある。

〔発明の目的〕

本発明の目的は、故障を生じた場合に容易に故陣を検出
することのできるメモリー回路を提供することにおる。

〔発明の概要〕

本発明は交流論理和回路と交流論理積回路とを用い、お
互に出力端子がお互いの一方の入力端子に接続し、故障
を生じた場合に出力の状態を必ず特定の状態になるよう
にすることによシ、容易に故障を検出しようというもの
である。

〔発明の実施例〕

以下、本発明の実施例についで説明する。

第１図には本発明の一実施例が示されている。

第１図は自動列車制御装置（ＡＴＣ）や自動列車＄ｈ−
億（ＡＴＳ）に用いられるブレーキ指令確認解除回路へ
の応用したものでおる。

図に於いて、１０は信号受信器でめシ、受電器１６等に
より閉塞装置よシ送信される信号波をとシ込み、信号内
容を弁別した制限速度以下人を出力する。１１は速丸比
較回路であシ、速度発電機等の速度センサ１７からの速
度データと、前記制限速度信号Ａとを比較する。以上は
公知の技術でおり、一般に出力Ｂは制限速度以下で走行
中には５ｏｏＨｚ程度のパルス制御が出力され、制限速
度を超過した場合には、直流信号が出力するよう構成さ
れている。

さて、ここで、制限速度を超過した場合とは、ブレーキ
電磁弁１５を消磁してブレーキを作用させる訳でおるが
、システム上の保安度の確保及び乗務員に対する注意喚
起等の目的で、一旦ブレーキが作用した場合には、たと
え速度が低下しても、乗務員によって、確認用弁ボタン
スイッチ１２が押下されるまでは、ブレーキを緩解させ
ないような論理が必要となる場合がある。１５はメモリ
ーの機能を果すメモリ回路である。このメモリー回路１
５の詳細が第２図に示されている。

すなわち、交流論理和回路３と交流論理積回路４とによ
って構成されている。交流論理和回路３の動作は第２表
に示す如く、入力端子り、Ｅのいずれか一方又は双方に
所定の周波数のパルス列が入力している時、出力端子に
はｆｓなる周波数のパルス列を出力し、また、Ｄ、Ｅ、
いずれの入力も所定の範囲外の周波数でおった場合には
ｆ５なる周波数のパルス列を出力する。

第２表（注）■ｆｒ　＜ｆｓ　ｒ　ｆａ　＜ｆ４■黄：どのよ
う外周波数でも可また、支流論理積回路４、その動作は第３表のとおシで
おる。

第３表 ■ｆ１ｏ＜ｆｓ　＜ｆｓ。

■ｆｓｏ≦ｆｌｏｒｆｌ≦ｆ、。

■矢どのような周波数でも可このような交流論理和回路３と交流論理積回路４とを組
合せた端子Ａ、Ｂと出力Ｐとの真理値表は第４表の如く
なる。

第４表（注）状態番号２ｔになる直前のＰの状態を保持する。

以上の如き動作をする交流論理和回路３、交流論理積回
路４は、周波数比較器等を組合わせて、種々の構成が可
能であるが、その−例としては、特願昭５７−１３７３
１２　の説明に記した如き回路が適当である。

また、本実施例の特殊な場合として、ｆｌ。

ｆｌ　＋　　’Ｉ　＋　　ｆ１０＋　　’ｌｉｏをいず
れも″Ｏ”Ｈｚに、一方、ｆｌ　＋　ｆ４　＋　ｆ２Ｇ
＋　　ｆ４０を無限大周波数に、また、’８１　　ｆｌ
０を有限な値の周波数に、各々対応させることによシ、
回路方式を簡略化することも可能である。この場合の実
施例の動作が第５表に示されるとおりでおる。

第５表ない。

■ｐｎ−１：状態番号２番になる直前のＰの状態を保持
する。

第３図には、本発明の他の実施例が示されている。

図において、５は入力端子りへの入力パルス列周波数が
、ｆ７とｆｓ　　（ｆｙ　＜ｆｓ　）との間に有る場合
のみ出力端子Ｍに周波数ｆ６０なるパルス列を出力する
回路であり、第２図図示実施例の交流論理和回路３、交
流論理積回路４と同様に構成される。この回路５の動作
は第６表に示す如くである。

第６表６．７は各々、通常のデジタル論理回路に用いられる排
他論理和（ＥＯＲ）回路及び、Ｄ−Ｔ形フリップフロッ
プである。この第３図図示回路の動作は第７表に示す。

第７表（注）■ｆＡ　！　　’ｍ　、　　ｆｌ０はいずれもｏ
ｎｚでない周波数 ■ｐｎ−１：状態番号２番になる直前のＰの状態保持す
るいま、制限速度を超過すると、比較器出力信号Ｂが直流
、ＯＨｚになるため、第５表または第７表に示す論理に
従い、出力Ｐ端子はＯＨ２となる。

その後、速度が低下し、比較器出力信号Ｂに所定周波数
のパルス列が出力された場合、確認用押ボタンスイッチ
１２が押下されるまでは、第５表または第７表の状態番
号２番に相当し、出力Ｐはそれぞれ以外の状態、即ち、
ＯＨｚを経続する。よって、ブレーキを指命されたまま
である。

次に、乗務員が、確認用弁ボタンスイッチ１２を押下す
ると、状態誉号４番となｐ１出力Ｐにはパルス別から出
力し、ブレーキは緩解する。一旦この状態になると、確
認用弁ボタンスイッチ１２を復帰しても、出力Ｐにはパ
ルス列が継続し、再度制限速度を超過するまでは、ブレ
ーキは作用しない。

以上のように本実施例によれば、機械的な動作部品でお
る補助継電器ＢＡＲ１８を使用せずに同様の動作が、７
エイルセーフに実現できるので、装置の小形化、信頼性
向上くメンテナンスフリー化等多くの効果が期待できる
。

なお、装置の電源投入時に、ブレーキを緩解させる方向
としては従来と同様でメジ、図示していないが、電源投
入検知継電器により一時的に、確認用弁ボタンスイッ゛
チ１４の接点を並列に短絡するか、または、乗務員によ
って確認用弁ボタンスイッチ１４を押）する等の方法か
ら考えられる。

また、第１図において、電力増幅器１４の出力で直接ブ
レーキ電磁弁１５を励磁しているか、他の中継用継電器
等が途中に介しても、同様である。

したがって、本実施例によれば、デジタル半導体電子回
路のみによシ、フェイルセーフなメモリー回路が構成さ
れるので、従来、継電器接点の自己保持回路等によって
いた回路が、無接点化可能でアシ、装置の小形化、高信
頼度化、メンテナンスフリー化等の効果が有る。

〔発明の効果〕

以上説明したように、本発明によれば、容易に故障を検
出することができる。

【図面の簡単な説明】

第１図は、本発明の実施例を示すブロック図、第２図は
、本発明第１項にかかるメモリー回路のブロック図、第
３図は、本発明の他のメモリー回路のブロック図、第４
図は、従来回路を説明するブロック図、第５図は、従来
の半導体メモリーの原理構成図である。１・・・論理和回路、２・・・論理積回路、３・・・交
流論理和回路、４・・・交流論理積回路、５・・・特定
の周波数入力に関してのみ出力周波数を出力する回路、
６・・・排他論理和回路、７・・・Ｄ−Ｔ形７リー７０
ツブ、１０・・・Ａ’Ｉ’Ｃ受信器、１１・・・速度比
較器、１２・・・確認用弁ボタンスイッチ、１３・・・
本発明によるメモリー回路、１４・・・電力増幅器、１
５・・・ブレーキ電磁弁、１６・・・受電器、１７・・
・速度発電機、１８・・・補助継電器。

Claims

【特許請求の範囲】

１、一方または両方の入力端子にパルス列が与えられた
とき出力端子にパルス列を出力する交流論理和回路と、
２個の入力端子にパルス列が与えられたときのみ出力端
子にパルス列を出力する交流論理積回路とからなり、前
記交流論理和回路と前記交流論理積回路とが、相互に出
力端子を他方の入力端子に接続して成るメモリー回路。