JPH04177444A - 割込制御方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の割込発生源を有する情報処理システム
に適した割込制御方法および装置に関する。

従来の技術 一般に、情報処理システムにおいては、一つのＣＰＵに
対して複数のスレーブが設けられ、各スレーブがそれぞ
れに発する割込を所定の割込シーケンスにしたがって上
記ＣＰＵに処理させることが行なわれていた。

第３図は、従来の割込シーケンスが実行される情報処理
システムの概略構成を示す。

同図に示す情報処理システムは、割込処理機能を有する
ＣＰＵｌ０と、このＣＰＵｌ０の管理下でそれぞれに動
作する入出力装置などのスレーブ２１゜２２と、アドレ
スバス３１およびデータバス３２などからなるシステム
バス３０とを有し、各スレーブ２１゜２２がそれぞれに
発生する割込をＣＰＵｌ０が所定の割込シーケンスにし
たがって処理することが行なわれていた。このときの割
込シーケンスは次のように行なわれる。

すなわち、たとえばスレーブ２１がＣＰＵｌ０に対して
割込ｃｐｕＴＮＴをかけると、ＣＰＵｌ０はその割込ｃ
ｐｕｌＮＴに対する応答ｃ　ｐ　ｕ　Ｉ　ＮＴＡＣＫを
返す。この応答ｃｐ　ｕ　ＩＮＴＡＣＫを受けたスレー
ブ２１は、割込サービスルーチンの所在（アドレス）を
示すベクターをデータバス３２上に出力する。ＣＰＵｌ
０は、そのベクターをデータバス３２上から読み込み、
この読み込んだベクターによって指示される割込サービ
スルーチンを実行する。

また、複数のスレーブ２１と２２が同時に割込ｃｐｕＩ
ＮＴを発する場合、ＣＰＵｌ０は、あらかしめ定めた優
先順位にしたがって割込サービスを行なう、たとえば、
スレーブ２１の割込優先順位がスレーブ２２よりも高い
とすると、ＣＰＵｌ０は、優先順位の高いスレーブ２１
からの割込を先に処理し、優先順位の低いスレーブ２２
からの割込は、スレーブ２１からの割込に対するサービ
スが完了してから処理する。このようにして、複数の割
込は、その優先順位にしたがって処理されるようになっ
ていた（たとえば、時開昭和６０−２２２９５０号公報
参照）。

発明が解決しようとする課題 しかし、かかる構成によれば、割込サービスを受けるス
レーブ側の機能が低下するとともに、割込サービスを実
行するＣＰＵ側におけるトラフィックが増大して、ソス
テム全体の処理能力いわゆるスループットが低下する、
という問題があった。

上述の問題は以下の理由で生じる。

すなわち、ＣＰＵによる割込処理はリアルタイムで行な
われ、すべての割込はＣＰＵによる割込受付があったと
きだけ処理される。したがって、すでに先着の割込によ
って割込受付ができない状態にあるＣＰＵから割込サー
ビスを受けようとする場合は、これから受けようとする
割込サービスが完了を待つ必要のない非完了待ちの内容
であっても、ＣＰＵが割込受付可能な状態になるのを待
たなければならない。このとき、その割込受付待ちのス
レーブは、ＣＰＵが割込受付可能な状態になったか否か
をチェンクするための割込を発し続けなければならない
ため、次の動作に移行することができない。

この結果、割込サービスを受けるスレーブ側の機能が割
込受付待ちによって低下するとともに、頻繁な割込によ
ってＣＰＵ側におけるトラフィックが増大し、システム
全体の処理能力いわゆるスルーブツトが低下してしまう
ようになる。

本発明は、上述の課題に鑑みてなされたもので、割込サ
ービスを受けるスレーブ側の機能を低下させることなく
、かつ割込サービスを実行するＣＰＵ側におけるトラフ
ィックを増大させることなく、複数の割込を適性かつ効
率良く処理させて、システム全体の処理能力いわゆるス
ルーブツトを高めることができる割込制御装置を提供す
ることを目的とする。

課題を解決するための手段 本発明は上述の課題を解決するため、ＣＰＵに対してス
レーブから発せられた割込のうち、スレーブが処理完了
を待つ必要のある完了待ち割込はＣＰＵの割込モードに
よって処理させる一方、処理完了を待つ必要のない非完
了待ち割込はＣＰＵの非割込モードによって処理させる
、という構成を備えたものである。

作用 本発明は、上述の構成によって、非完了待ち割込を発し
たスレーブは、その割込がＣＰＵに受け付けられるのを
待つことなく、ただちに次の動作に移行することができ
る一方、ＣＰＵは、上記非完了待ち割込を非割込モード
で随時に処理することができるとともに、割込の頻度が
低下して処理に余裕が生しるようになるため、割込サー
ビスを受けるスレーブ側の機能を低下させることなく、
かつ割込サービスを実行するＣＰＵ側における処理負担
およびトラフィックを増大させることなく、複数の割込
を適性かつ効率良く処理させて、システム全体の処理能
力いわゆるスループットを高めることが可能となる。

実施例 以下、本発明の実施例を図面にもとづいて説明する。

なお、従来と同一あるいは相当する部分は同−符号を用
いて示す。

第１図は本発明の一実施例による割込制御装置の概略構
成を示すものであって、ｌＯは割込処理機能を有するＣ
ＰＵ、２１〜２３は上記ＣＰＵｌ０の管理下でそれぞれ
に動作する入出力装置などのスレーブ、３０はアドレス
バス３１およびデータバス３２などからなるシステムバ
ス、４０は割込判別回路４１とＦＩＦＯメモリー４２か
らなる割込制御装置である。

ここで、割込判別回路４１は、ＣＰＵｌ０とスレーブ２
１〜２３の間に介在し、いずれかのスレーブからＣＰＵ
ｌ０に対する割込が発せられた場合に、その割込をＣＰ
ＬＩＩＯに代って受け付けた上で、その受け付けた割込
が完了待ちの割込か非完了待ちの割込かを判別し、完了
待ち割込の場合は、その完了待ち割込によって即座にＣ
ＰＵｌ０に割込をかけるが、非完了待ち割込の場合は、
その非完了待ち割込のベクターを後述するＦＩＦＯメモ
リー４１に書き込んで格納させるように構成されている
。

ＦＩＦＯメモリー４２は、データの読み出しが書き込ま
れた順に行なわれるスタックメモリーであって、上記割
込判別回路４１によって書き込みが行なわれるとともに
、上記ＣＰＵｌ０によって読み出しが行なわれるように
設けられている。このＦＩＦＯメモリー４２は、上記割
込判別回路４１が非完了待ち割込を判別した場合に、こ
の非完了待ち割込のベクターを上記ＣＰＵｌ０が非割込
モードで処理可能な状態で保持する。ＣＰＵｌ０は、処
理余裕が生じたときに上記ＦＩＦＯメモリー４２に格納
されたベクターを読み込んで、この読み込んだベクター
によって指示される割込サービスルーチンを非割込モー
ドで実行するようなシステム・プログラム下で動作させ
られる。

以上のように構成された割込制御装置について、以下そ
の動作を説明する。

第１図において、割込の優先順位はスレーブ２Ｌ２２、
２３の順となっているものとする。またＣＰＵ１０は２
つまでの割込を受け付けるとともに、受け付けた割込を
優先順位の高い順に実行するためのネスティング機能を
内蔵しているものとする。

まず、優先１＠位が一番高いスレーブ２１がＣＰＵ１０
に対して割込ＴＮＴをかけたとすると、割込判別回路４
１は上記割込ＴＮＴに対する応答Ｉ　ＮＴＡＣＫをＣＰ
Ｕｌ０に代って出力するとともに、この応答ＩＮＴＡＣ
Ｋによって上記スレーブ２１が出力する割込ベクターを
システムバス３０を介して受け取る。割込ベクターを受
け取った割込判別回路４Ｉは、その割込ベクターの内容
から、上記割込が割込サービスの完了を待つ必要のある
完了待ち割込であるか、あるいは割込サービスの完了を
待つ必要のない非完了待ち割込であるかを判別する。

この場合、上記判別は、たとえば第２図に示すように、
スレーブから出力される割込ベクターに非完了待ち割込
かであるか否かを示すフラグピントを設けることによっ
て、簡単に行なわせることができる。同図に示した例で
は、０〜１４ビツトが割込サービスルーチンの所在を示
すベクターアドレス、１５ピント目が非完了待ち割込で
あるか否かを示すフラグピントとなっている。

判別の結果、スレーブ２１からの割込が完了待ちの割込
であったとすると、割込判別回路４！ばただちにＣＰＵ
ｌ０に割込ｃｐｕｌＮＴをかける。そして、この割込に
対するＣＰＵｌ０から応答ｃｐｕＴＮＴＡＣＫが返って
くると、即座にスレーブ２１から受け取ったベクターを
ＣＰＵｌ０に引き渡す。これにより、ＣＰＵｌ０は、引
き渡された割込ベクターを読み込んで、そのベクターに
対応する割込サーヒスルーチンの実行を開始する。この
場合、割込を発したスレーブ２１は、発した割込が完了
待ちなので、ＣＰＵｌ０が割込サービスを完了させるの
を待つ。

ここで、第１優先順位のスレーブ２１に対する割込サー
ビスが完了する前に、第２優先順位のスレーブ２２から
非完了待ちの割込が発せられ、この後に引き続いて第３
優先順位のスレーブ２３から完了待ち割込が発せられた
とする。すると、割込判別回路４１は、まず、先に割込
を発したスレーブ２２に対し、ＴＮＴとＩＮＴＡＣＫの
やり取りを行なって、そのスレーブ２２から割込ベクタ
ーを受け取る。

そして、受け取った割込ベクターから、割込が非完了待
ちであるか否かを判別する。この場合、スレープ２２か
らの割込が非完了待ちなので、受け取った割込ベクター
は、ＣＰＵｌ０に引き渡さずに、−旦ＦＴＦ○メモリー
４２に格納させる。ＦＷＲＩＴＥは、割込判別回路４１
がＦＩＦ○メモリー４２に書き込みを行なうための書込
制御信号を示す。

すなわち、割込判別回路４１は、ＣＰＵｌ０に代って非
完了待ち割込を受け付けるとともに、その割込のベクタ
ーで指示される割込サービスルーチンを、ＦＩＦＯメモ
リー４２に格納させることによって、ＣＰＵｌ０の非割
込モードで処理される状態におく。これにより、スレー
ブ２２は、ＣＰＵｌ０による割込サービスの完了を待た
ないことはもちろん、ＣＰＵｌ０からの割込受付の応答
（ｃｐｕｌＮＴＡＣＫ）も待つことなく、ただちに次の
動作に移行することができる。一方、ＣＰＵｌ０は、ス
レーブ２２から非完了待ちの割込をかけられることな（
処理を続行することができる。

スレーブ２２の割込ベクターをＦＴＦＯメモリー４２に
格納させた割込判別回路４１は、この後ただちに、後か
ら割込を発した第３優先順位のスレーブ２３に対し、Ｔ
ＮＴとＩ’ＮＴＡＣＫのやり取りを行なって、そのスレ
ーブ２２から割込ベクターを受け取り、この受け取った
割込ベクターから、割込が非完了待ちであるか否かを判
別する。この場合、スレーブ２３からの割込が完了待ち
なので、受け取った割込ベクターは、割込判別回路４１
とＣＰＵｌ０との間でのｃｐｕｌＮＴとｃｐｕｌＮＴＡ
ｃＫのやり取りを経て、ただちにＣＰＵｌ０に引き渡さ
れる。ＣＰＵｌ０は、引き渡された割込ベクターを内部
でネスティングして保持し、第１優先順位のスレーブ２
１に対する割込サービスが完了したあとで処理する・こ
れにより、スレーブ２３からの割込は、優先順位の高い
スレーブ２２からの非完了待ち割込の処理が完了するの
を待たすとも処理されるようになる。

一方、ＦＩＦＯメモリー４２に格納された非完了待ち割
込のベクターは、ＣＰＵｌ０が完了待ち割込の処理を完
了して処理余裕が生じたときに、格納された順にＣＰＵ
ｌ０に読み込まれて処理される。

ＣＰＵｌ０は、ＦＩＦＯメモリー４２からの信号ＲＥＡ
ＤＹによって非完了待ち割込のベクターが格納されてい
るか否かを知り、非完了待ち割込のベクターが格納され
ている場合は、読取制御信号ＦＲＥＡＤを発してＦＩＦ
Ｏメモリー４２からベクター読み込み、この読み込んだ
ベクターによって指示される割込サービスルーチンを非
割込モードすなわち通常の処理モードで実行する。

以上のようにして、非完了待ち割込を発したスレーブ２
２は、その割込がＣＰＵｌ０に受け付けられるのを待つ
ことなく、ただちに次の動作に移行することができる。

一方、ＣＰＵｌ０は、上記非完了待ち割込を非割込モー
ドで随時に処理することができるとともに、非完了待ち
割込が非割込モードで処理されることによって割込の頻
度が低下し、これによって処理に余裕が生じるようにな
る。この結果、割込サービスを受けるスレーブ側の機能
を低下させることなく、かつ割込サービスを実行するＣ
ＰＵ側における処理負担およびトラフィ・ツクを増大さ
せることな（、複数の割込を適性かつ効率良く処理させ
て、システム全体の処理能力いわゆるスループットを高
めることができるようになる。

発明の効果 以上の説明から明らかなように、本発明は、ＣＰＵに対
してスレーブから発せられた割込のうち、スレーブが処
理完了を待つ必要のある完了待ち割込はＣＰＵの割込モ
ードで処理させる一方、処理完了を待つ必要のない非完
了待ち割込はＣＰＵの非割込モードで処理させることに
よって、非完了待ち割込を発したスレーブは、その割込
がＣＰＵに受け付けられるのを待つことなく、ただちに
次の動作に移行することができる一方、ＣＰＵは、上記
非完了待ち割込を非割込モードで随時に処理することが
できるとともに、割込の頻度が低下して処理に余裕が生
じるようになるため、割込サービスを受けるスレーブ側
の機能を低下させることなく、かつ割込サービスを実行
するＣＰＵ側における処理負担およびトラフィックを増
大させることな（、複数の割込を適性かつ効率良く処理
させて、システム全体の処理能力いわゆるスループノト
を高めることができる、という効果を有するものである
。

【図面の簡単な説明】

第１図は本発明の一実施例による割込制御方法および装
置が使用された情報処理システムの概略構成図、第２図
は割込ベクターのビット構成例を示す図、第３図は従来
の割込制御装置が使用された情報処理システムの概略構
成図である。 １０・・・・・・ＣＰＵ、２１〜２３・・・・・・スレ
ーブ、３０・・・・・・アドレスバス３１およびデータ
バス３２などからなるシステムハス、４０・・・・・・
割込制御装置、４】・・・・・・割込判別回路、４２・
・・・・・ＦＩＦ○メモリー、ＩＮＴ・・・・・・スレ
ーブからの割込、ＡＣＫ・・・・・・割込制御装置から
の割込応答、ｃｐｕＩＮＴ・・・・・・ｃｐｕに対する
割込、ｃｐｕ　ＩＮＴＡＣＫ・・・・・・ｃｐｕからの
割込応答。 代理人の氏名　弁理士　小鍜治　明　ばか２名味　　　
　　　　　　　　　　　　　　　　　２第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵに対してスレーブから発せられた割込のう
   ち、スレーブが処理完了を待つ必要のある完了待ち割込
   はＣＰＵの割込モードによって処理させる一方、処理完
   了を待つ必要のない非完了待ち割込はＣＰＵの非割込モ
   ードによって処理させることを特徴とする割込制御方法
   。
2. （２）ＣＰＵとスレーブの間に介在して上記スレーブか
   ら発せられた割込を上記ＣＰＵに代って受け付けるとと
   もに上記割込が処理完了を待つ必要のない非完了待ち割
   込であるか否かを判別する判別手段と、この判別手段に
   よって判別された非完了待ち割込のベクターを上記ＣＰ
   Ｕが非割込モードで処理可能な状態で保持するＦＩＦＯ
   メモリーとを備えた割込制御装置。