JPH0535661A - Ｓｃｓｉコントロ−ラｉｃ - Google Patents
Ｓｃｓｉコントロ−ラｉｃInfo
- Publication number
- JPH0535661A JPH0535661A JP3190242A JP19024291A JPH0535661A JP H0535661 A JPH0535661 A JP H0535661A JP 3190242 A JP3190242 A JP 3190242A JP 19024291 A JP19024291 A JP 19024291A JP H0535661 A JPH0535661 A JP H0535661A
- Authority
- JP
- Japan
- Prior art keywords
- command
- report
- scsi
- cpu
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】連続して発行された２つのコマンドのうちの初
めのコマンドの処理が正常に終了した場合、ＣＰＵへの
正常終了報告を省略する。 【構成】コマンドＦＩＦＯ（６、７）は、ＣＰＵが連続
して発行したコマンドを２つ格納する。シ−ケンサ
（８）は、初めのコマンドの処理を行ない、正常終了コ
−ドをステ−タスレジスタ（１６）に格納し、正常終了
割込み設定信号（２０）を出力する。このとき、処理す
べきコマンドが残っていることを示すコマンド表示ビッ
ト（１４）はセットされているので、正常終了割込み設
定信号はＡＮＤゲ−ト（１９）によって抑止され、割込
み信号（１３）は出力されない。一方、２つ目のコマン
ドの処理の終了時は、コマンド表示ビット（１４）はリ
セットされているので、割込み信号（１３）がＣＰＵに
出力される。 【効果】連続して発行された２つのコマンドのうちの初
めのコマンドの処理が正常に終了した場合、コマンド実
行終了をＣＰＵに通知する割込み信号を抑止することが
できる。
めのコマンドの処理が正常に終了した場合、ＣＰＵへの
正常終了報告を省略する。 【構成】コマンドＦＩＦＯ（６、７）は、ＣＰＵが連続
して発行したコマンドを２つ格納する。シ−ケンサ
（８）は、初めのコマンドの処理を行ない、正常終了コ
−ドをステ−タスレジスタ（１６）に格納し、正常終了
割込み設定信号（２０）を出力する。このとき、処理す
べきコマンドが残っていることを示すコマンド表示ビッ
ト（１４）はセットされているので、正常終了割込み設
定信号はＡＮＤゲ−ト（１９）によって抑止され、割込
み信号（１３）は出力されない。一方、２つ目のコマン
ドの処理の終了時は、コマンド表示ビット（１４）はリ
セットされているので、割込み信号（１３）がＣＰＵに
出力される。 【効果】連続して発行された２つのコマンドのうちの初
めのコマンドの処理が正常に終了した場合、コマンド実
行終了をＣＰＵに通知する割込み信号を抑止することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムにお
いてＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓ
ｔｅｍ Ｉｎｔｅｒｆａｃｅ）の制御に用いられるＳＣ
ＳＩコントラ−ラＩＣに関するものである。
いてＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓ
ｔｅｍ Ｉｎｔｅｒｆａｃｅ）の制御に用いられるＳＣ
ＳＩコントラ−ラＩＣに関するものである。
【０００２】
【従来の技術】従来、小規模な情報処理システムにおけ
るデバイス間のインタ−フェ−スには、ＳＣＳＩが広く
用いられている。
るデバイス間のインタ−フェ−スには、ＳＣＳＩが広く
用いられている。
【０００３】ＳＣＳＩは、制御線９本よりなる制御バス
と、データ線９本よりなるデータバスとよりなるＳＣＳ
Ｉバスを用いてデータの送受信を行うパラレルインター
フェ−スである。また、ＳＣＳＩバスには、最大８台ま
でのデバイスが接続可能となっている。
と、データ線９本よりなるデータバスとよりなるＳＣＳ
Ｉバスを用いてデータの送受信を行うパラレルインター
フェ−スである。また、ＳＣＳＩバスには、最大８台ま
でのデバイスが接続可能となっている。
【０００４】このような、ＳＣＳＩバスに接続されたデ
バイス間のＳＣＳＩによるデータ伝送を制御するのがＳ
ＣＳＩコントロ−ラである。
バイス間のＳＣＳＩによるデータ伝送を制御するのがＳ
ＣＳＩコントロ−ラである。
【０００５】このような、ＳＣＳＩコントローラは、Ｌ
ＳＩ等のＩＣとして供給される場合が多い。
ＳＩ等のＩＣとして供給される場合が多い。
【０００６】ここで、従来のＳＣＳＩコントロ−ラＬＳ
Ｉの構成を図５に示す。
Ｉの構成を図５に示す。
【０００７】図中、１はＣＰＵ側内部バス、２はＳＣＳ
Ｉ側内部バス、３はＣＰＵに接続されるＣＰＵ接続バ
ス、４はＳＣＳＩバスである。
Ｉ側内部バス、３はＣＰＵに接続されるＣＰＵ接続バ
ス、４はＳＣＳＩバスである。
【０００８】また、５は、転送データを一旦格納し、Ｃ
ＰＵバスとＳＣＳＩバスの間のデータ転送速度を調整す
るデータＦＩＦＯ（First in First Out)メモリであ
る。
ＰＵバスとＳＣＳＩバスの間のデータ転送速度を調整す
るデータＦＩＦＯ（First in First Out)メモリであ
る。
【０００９】６、７は、ＣＰＵにより設定されたＳＣＳ
Ｉ制御用コマンドを２つまで格納するコマンドＦＩＦＯ
である。また、そのうち、６が現在実行中のコマンドを
格納する１段目ＦＩＦＯ、７がコマンド実行待ち状態の
コマンドを格納する２段目ＦＩＦＯである。
Ｉ制御用コマンドを２つまで格納するコマンドＦＩＦＯ
である。また、そのうち、６が現在実行中のコマンドを
格納する１段目ＦＩＦＯ、７がコマンド実行待ち状態の
コマンドを格納する２段目ＦＩＦＯである。
【００１０】８は、コマンドＦＩＦＯ６に格納されたコ
マンドに従いＳＣＳＩバスを制御するシーケンサであ
る。
マンドに従いＳＣＳＩバスを制御するシーケンサであ
る。
【００１１】また、９、１０は、シーケンサ８のコマン
ドの実行結果を２つまで格納するステータスＦＩＦＯで
ある。また、そのうち、９は１段目のＦＩＦＯであり、
１０は２段目のＦＩＦＯである。
ドの実行結果を２つまで格納するステータスＦＩＦＯで
ある。また、そのうち、９は１段目のＦＩＦＯであり、
１０は２段目のＦＩＦＯである。
【００１２】１１、１２は、それぞれステータスＦＩＦ
Ｏ９、１０に含まれる割込みビットを示している。
Ｏ９、１０に含まれる割込みビットを示している。
【００１３】また、１３はＣＰＵに対する割込み信号で
ある。
ある。
【００１４】以下、この従来のＳＣＳＩコントロ−ラＬ
ＳＩの動作を説明する。
ＳＩの動作を説明する。
【００１５】図６は、従来のＳＣＳＩコントロ−ラＬＳ
Ｉの動作タイミングを示したものである。
Ｉの動作タイミングを示したものである。
【００１６】図示するように、コマンド１は、ＣＰＵに
よりコマンドＦＩＦＯ１段目６に書き込まれる。そし
て、ＣＰＵよりの、次のコマンド２はコマンドＦＩＦＯ
２段目７に書き込まれる。
よりコマンドＦＩＦＯ１段目６に書き込まれる。そし
て、ＣＰＵよりの、次のコマンド２はコマンドＦＩＦＯ
２段目７に書き込まれる。
【００１７】シーケンサ８は、コマンドＦＩＦＯ１段目
６に書き込まれたコマンド１を処理する。そして、処理
を終えると、ステータスＦＩＦＯ１段目９にコマンド１
の終了ステータスを格納し、コマンドＦＩＦＯ２段目７
に格納されていたコマンド２をコマンドＦＩＦＯ１段目
６にロードする。そして、コマンドＦＩＦＯ１段目６に
書き込まれたコマンド２の処理を開始する。
６に書き込まれたコマンド１を処理する。そして、処理
を終えると、ステータスＦＩＦＯ１段目９にコマンド１
の終了ステータスを格納し、コマンドＦＩＦＯ２段目７
に格納されていたコマンド２をコマンドＦＩＦＯ１段目
６にロードする。そして、コマンドＦＩＦＯ１段目６に
書き込まれたコマンド２の処理を開始する。
【００１８】一方、シーケンサ８によって、ステータス
ＦＩＦＯ１段目９にコマンド１の終了ステータス１が格
納されると、割込み信号１３がＣＰＵに出力される。
ＦＩＦＯ１段目９にコマンド１の終了ステータス１が格
納されると、割込み信号１３がＣＰＵに出力される。
【００１９】シーケンサ８は、コマンド２の処理を終え
ると、ステータスＦＩＦＯ２段目１０にコマンド２の終
了ステータスを格納する。
ると、ステータスＦＩＦＯ２段目１０にコマンド２の終
了ステータスを格納する。
【００２０】割込み信号１３を受けたＣＰＵは、発行し
たコマンド１の実行結果を知るために、ステータスＦＩ
ＦＯ１段目９に格納されているコマンド１終了ステータ
スを読みだすと、ステータスＦＩＦＯ２段目１０に格納
されていたコマンド２終了ステータスがステータスＦＩ
ＦＯ１段目９にロードされる。
たコマンド１の実行結果を知るために、ステータスＦＩ
ＦＯ１段目９に格納されているコマンド１終了ステータ
スを読みだすと、ステータスＦＩＦＯ２段目１０に格納
されていたコマンド２終了ステータスがステータスＦＩ
ＦＯ１段目９にロードされる。
【００２１】また、コマンド２終了ステータスがステー
タスＦＩＦＯ１段目９にロードされると、再度ＣＰＵに
対する割込み信号１３が出力される。
タスＦＩＦＯ１段目９にロードされると、再度ＣＰＵに
対する割込み信号１３が出力される。
【００２２】そして、２度目の割込み信号１３を受けた
ＣＰＵは、発行したコマンド２の実行結果を知るため
に、ステータスＦＩＦＯ１段目９に格納されているコマ
ンド２終了ステータスを読みだす。
ＣＰＵは、発行したコマンド２の実行結果を知るため
に、ステータスＦＩＦＯ１段目９に格納されているコマ
ンド２終了ステータスを読みだす。
【００２３】なお、コマンド１が異常終了した場合に
は、シーケンサ８はコマンド１の異常終了時にＣＰＵに
対して異常終了割込みを発生し、コマンド２を自動的に
クリアする。
は、シーケンサ８はコマンド１の異常終了時にＣＰＵに
対して異常終了割込みを発生し、コマンド２を自動的に
クリアする。
【００２４】ここで、表１に、ＣＰＵがＳＣＳＩコント
ロ−ラＬＳＩに発行するコマンドの例を示す。表中、中
欄がコマンド、右欄がコマンドの指定する動作である。
ロ−ラＬＳＩに発行するコマンドの例を示す。表中、中
欄がコマンド、右欄がコマンドの指定する動作である。
【００２５】
【表１】
【００２６】次に、イニシエ−タがタ−ゲットにリード
コマンドを発行し、タ−ゲットからデータを受け取るシ
ーケンスを例にとって、ＳＣＳＩコントロ−ラＬＳＩ
が、イニシエータのＳＣＳＩアダプタとして適用された
場合の動作を動作を説明する。
コマンドを発行し、タ−ゲットからデータを受け取るシ
ーケンスを例にとって、ＳＣＳＩコントロ−ラＬＳＩ
が、イニシエータのＳＣＳＩアダプタとして適用された
場合の動作を動作を説明する。
【００２７】図４に示すように、このシーケンスにおい
て、フェーズはバスフリーフェーズ、アービトレーショ
ンフェーズ、セレクションフェーズ、メッセージアウト
フェーズ、コマンドフェーズ、メッセージインフェー
ズ、バスフリーフェーズと遷移する。
て、フェーズはバスフリーフェーズ、アービトレーショ
ンフェーズ、セレクションフェーズ、メッセージアウト
フェーズ、コマンドフェーズ、メッセージインフェー
ズ、バスフリーフェーズと遷移する。
【００２８】図示するように、ＣＰＵは、まずデータＦ
ＩＦＯ５にタ−ゲットに送信する、リ−ドコマンドデー
タ等の送信データを書き込み、表１に示すSelect With
ATNSequenceコマンド及びTransfer Informationコマン
ドを、ＳＣＳＩコントロ−ラＬＳＩに発行する。
ＩＦＯ５にタ−ゲットに送信する、リ−ドコマンドデー
タ等の送信データを書き込み、表１に示すSelect With
ATNSequenceコマンド及びTransfer Informationコマン
ドを、ＳＣＳＩコントロ−ラＬＳＩに発行する。
【００２９】すると、ＳＣＳＩコントロ−ラＬＳＩのシ
ーケンサ８は、Select With ATN Sequenceコマンドを実
行し、ＳＣＳＩバスを制御しアービトレーションフェー
ズ、セレクションフェーズ、メッセージアウトフェー
ズ、コマンドフェーズを実行する。
ーケンサ８は、Select With ATN Sequenceコマンドを実
行し、ＳＣＳＩバスを制御しアービトレーションフェー
ズ、セレクションフェーズ、メッセージアウトフェー
ズ、コマンドフェーズを実行する。
【００３０】コマンドフェーズが終了し、ＡＣＫ／４０
１信号をネゲートするとシーケンサ８は、ステータスＦ
ＩＦＯ１段目９に正常終了を示すコードを出力し、割込
みビット１１に｀１｀をセットし、割込み信号１３をＣ
ＰＵに対して出力する。つぎに、該従来例のシーケンサ
８は、Transfer Informationコマンド２００を実行しメ
ッセージインフェーズにて１バイト受け取り、ＡＣＫ／
信号をアサートした状態で、ステータスＦＩＦＯ２段目
１０に正常終了を示すコードを出力し、割込みビット１
２に｀１｀をセットする。
１信号をネゲートするとシーケンサ８は、ステータスＦ
ＩＦＯ１段目９に正常終了を示すコードを出力し、割込
みビット１１に｀１｀をセットし、割込み信号１３をＣ
ＰＵに対して出力する。つぎに、該従来例のシーケンサ
８は、Transfer Informationコマンド２００を実行しメ
ッセージインフェーズにて１バイト受け取り、ＡＣＫ／
信号をアサートした状態で、ステータスＦＩＦＯ２段目
１０に正常終了を示すコードを出力し、割込みビット１
２に｀１｀をセットする。
【００３１】ＣＰＵがSelect With ATN Sequenceコマン
ドの正常終了ステータスを読みだすと、ステータスＦＩ
ＦＯ２段目１０に格納されたTransfer Informationコマ
ンドの正常ステータスは、ステータスＦＩＦＯ１段目９
にロードされる。また、割込みビット１２のあたいは割
込みビット１１にロードされ、割込み信号１３をＣＰＵ
に対して再出力する。
ドの正常終了ステータスを読みだすと、ステータスＦＩ
ＦＯ２段目１０に格納されたTransfer Informationコマ
ンドの正常ステータスは、ステータスＦＩＦＯ１段目９
にロードされる。また、割込みビット１２のあたいは割
込みビット１１にロードされ、割込み信号１３をＣＰＵ
に対して再出力する。
【００３２】つぎに、ＣＰＵがTransfer Informationコ
マンドの正常ステータスを読みだすと、ステータスＦＩ
ＦＯ１段目９及び割込みビット１１の値はクリアされ割
込み信号１３はネゲートされる。
マンドの正常ステータスを読みだすと、ステータスＦＩ
ＦＯ１段目９及び割込みビット１１の値はクリアされ割
込み信号１３はネゲートされる。
【００３３】次にＣＰＵは、メッセージインフェーズに
て受信したデータＦＩＦＯに格納されている入力データ
を読みだし、メッセージインフェーズのＡＣＫ／４０１
をクリアするためにMessage Acceptedコマンドと、次の
１バイトを受け取るためにTransfer Informationコマン
ド２００を発行する。シーケンサ８は、Message Accept
edコマンドを実行しＡＣＫ／４０１をネゲートし、ＲＥ
Ｑ／４０２がターゲットによりアサートされるとステー
タスＦＩＦＯ１段目９に正常終了を示すコードを出力
し、割込みビット１１に｀１｀をセットし、割込み信号
１３をＣＰＵに対して出力する。
て受信したデータＦＩＦＯに格納されている入力データ
を読みだし、メッセージインフェーズのＡＣＫ／４０１
をクリアするためにMessage Acceptedコマンドと、次の
１バイトを受け取るためにTransfer Informationコマン
ド２００を発行する。シーケンサ８は、Message Accept
edコマンドを実行しＡＣＫ／４０１をネゲートし、ＲＥ
Ｑ／４０２がターゲットによりアサートされるとステー
タスＦＩＦＯ１段目９に正常終了を示すコードを出力
し、割込みビット１１に｀１｀をセットし、割込み信号
１３をＣＰＵに対して出力する。
【００３４】次に、シ−ケンサ８は、Transfer Inform
ationコマンドを実行しメッセージインフェーズにて１
バイト受け取り、ＡＣＫ／信号４０１をアサートした状
態で、ステータスＦＩＦＯ２段目１０に正常終了を示す
コードを出力し、割込みビット１２に｀１｀をセットす
る。
ationコマンドを実行しメッセージインフェーズにて１
バイト受け取り、ＡＣＫ／信号４０１をアサートした状
態で、ステータスＦＩＦＯ２段目１０に正常終了を示す
コードを出力し、割込みビット１２に｀１｀をセットす
る。
【００３５】ＣＰＵがMessage Acceptedコマンドの正常
終了ステータスを読みだすと、ステータスＦＩＦＯ２段
目１０に格納されたTransfer Informationコマンドの正
常ステータスは、ステータスＦＩＦＯ１段目９にロード
される。また、割込みビット１２の値は割込みビット１
１にロードされ、割込み信号１３をＣＰＵに対して再出
力する。
終了ステータスを読みだすと、ステータスＦＩＦＯ２段
目１０に格納されたTransfer Informationコマンドの正
常ステータスは、ステータスＦＩＦＯ１段目９にロード
される。また、割込みビット１２の値は割込みビット１
１にロードされ、割込み信号１３をＣＰＵに対して再出
力する。
【００３６】次に、ＣＰＵがTransfer Informationコマ
ンドの正常ステータスを読みだすと、ステータスＦＩＦ
Ｏ１段目９及び割込みビット１１の値はクリアされ割込
み信号１３はネゲートされる。ＣＰＵはさらに、メッセ
ージインフェーズのＡＣＫ／信号４０１をクリアするた
めにMessage Acceptedコマンドを発行する。
ンドの正常ステータスを読みだすと、ステータスＦＩＦ
Ｏ１段目９及び割込みビット１１の値はクリアされ割込
み信号１３はネゲートされる。ＣＰＵはさらに、メッセ
ージインフェーズのＡＣＫ／信号４０１をクリアするた
めにMessage Acceptedコマンドを発行する。
【００３７】シーケンサ８は、Message Acceptedコマン
ドを実行しＡＣＫ／をネゲートし、ＢＳＹ／がターゲッ
トによりネゲートされるとステータスＦＩＦＯ１段目９
に正常終了を示すコードを出力し、割込みビット１１に
｀１｀をセットし、割込み信号１３をＣＰＵに対して出
力する。
ドを実行しＡＣＫ／をネゲートし、ＢＳＹ／がターゲッ
トによりネゲートされるとステータスＦＩＦＯ１段目９
に正常終了を示すコードを出力し、割込みビット１１に
｀１｀をセットし、割込み信号１３をＣＰＵに対して出
力する。
【００３８】ＣＰＵがMessage Acceptedコマンドの正常
終了ステータスを読みだし正常終了を確認すると、ステ
ータスＦＩＦＯ１段目９及び割込みビット１１の値はク
リアされ割込み信号１３はネゲートされる。
終了ステータスを読みだし正常終了を確認すると、ステ
ータスＦＩＦＯ１段目９及び割込みビット１１の値はク
リアされ割込み信号１３はネゲートされる。
【００３９】このように、ＳＣＳＩコントロ−ラＬＳＩ
のＳＣＳＩ制御シ−ケンスは、一般に、ＣＰＵによっ
て、汎用性あるコマンドの組み合わせによって指定され
る。ＳＣＳＩの動作シ−ケンス毎にコマンド設けると、
コマンド種数が膨大なものになるため、汎用性ある少数
のコマンドの組み合わせによって動作シ−ケンスを指定
しているのである。
のＳＣＳＩ制御シ−ケンスは、一般に、ＣＰＵによっ
て、汎用性あるコマンドの組み合わせによって指定され
る。ＳＣＳＩの動作シ−ケンス毎にコマンド設けると、
コマンド種数が膨大なものになるため、汎用性ある少数
のコマンドの組み合わせによって動作シ−ケンスを指定
しているのである。
【００４０】なお、前掲した表中の各コマンドも、異な
る複数のＳＣＳＩ制御シ−ケンスの実現のために他のコ
マンドと組み合わせて用いられる。
る複数のＳＣＳＩ制御シ−ケンスの実現のために他のコ
マンドと組み合わせて用いられる。
【００４１】以上説明したように、従来のＳＣＳＩコン
トロ−ラを用いた場合、先に示した、リードコマンドを
発行し、タ−ゲットからデータを受け取るシーケンスを
実現するために、ＣＰＵは、受け取った５回の割込みに
対応して５回の割込み処理を実行しなければならない。
トロ−ラを用いた場合、先に示した、リードコマンドを
発行し、タ−ゲットからデータを受け取るシーケンスを
実現するために、ＣＰＵは、受け取った５回の割込みに
対応して５回の割込み処理を実行しなければならない。
【００４２】
【発明が解決しようとする課題】このように、従来のＳ
ＣＳＩコントロ−ラによれば、コマンドの組み合わせに
よってＳＣＳＩ制御シ−ケンスを指定するために、各コ
マンドに対応してＣＰＵにコマンドの実行終了状態の報
告が、割込みによって行なわれる。そのため、ＣＰＵの
ＳＣＳＩプロトコル処理において、割込み処理によるオ
−バ−ヘッドが大きいという問題があった。
ＣＳＩコントロ−ラによれば、コマンドの組み合わせに
よってＳＣＳＩ制御シ−ケンスを指定するために、各コ
マンドに対応してＣＰＵにコマンドの実行終了状態の報
告が、割込みによって行なわれる。そのため、ＣＰＵの
ＳＣＳＩプロトコル処理において、割込み処理によるオ
−バ−ヘッドが大きいという問題があった。
【００４３】一方、ＳＣＳＩ制御シ−ケンスを１つのコ
マンドにより指定しようとすると、コマンド種が増大
し、これを処理するシ−ケンサが複雑化する。
マンドにより指定しようとすると、コマンド種が増大
し、これを処理するシ−ケンサが複雑化する。
【００４４】そこで、本発明は、コマンド種数を増大す
ることなく、ＣＰＵののＳＣＳＩプロトコル処理におけ
る、ＳＣＳＩコントロ−ラからの、コマンドの実行終了
状態の報告に起因するオーバーヘッドを低減することの
できるＳＣＳＩコントロ−ラＩＣを提供することを目的
とする。
ることなく、ＣＰＵののＳＣＳＩプロトコル処理におけ
る、ＳＣＳＩコントロ−ラからの、コマンドの実行終了
状態の報告に起因するオーバーヘッドを低減することの
できるＳＣＳＩコントロ−ラＩＣを提供することを目的
とする。
【００４５】
【課題を解決するための手段】前記目的達成のために、
本発明は、外部より与えられた複数のコマンドを実行
し、順次ＳＣＳＩバスを制御するＳＣＳＩコントロ−ラ
ＩＣであって、与えられた２以上のコマンドを格納可能
なコマンド格納手段と、前記コマンド格納手段にコマン
ドが格納された順に順次、コマンドを実行するコマンド
処理手段と、前記コマンド処理手段のコマンドの実行終
了時にコマンドの実行終了状態を外部に報告する実行結
果報告手段と、前記コマンド処理手段が実行したコマン
ドが最後に前記コマンド格納手段に格納されたコマンド
か否かを判定する判定手段と、前記判定手段が前記コマ
ンド処理手段が実行したコマンドが最後に前記コマンド
格納手段に格納されたコマンドでないと判定した場合で
あって、かつ、前記コマンド処理手段が実行したコマン
ドの実行終了状態が正常終了であった場合に、当該コマ
ンド処理手段が実行したコマンドの実行終了状態の外部
への報告を抑止する報告禁止手段とを有することを特徴
とするＳＣＳＩコントロ−ラＩＣを提供する。
本発明は、外部より与えられた複数のコマンドを実行
し、順次ＳＣＳＩバスを制御するＳＣＳＩコントロ−ラ
ＩＣであって、与えられた２以上のコマンドを格納可能
なコマンド格納手段と、前記コマンド格納手段にコマン
ドが格納された順に順次、コマンドを実行するコマンド
処理手段と、前記コマンド処理手段のコマンドの実行終
了時にコマンドの実行終了状態を外部に報告する実行結
果報告手段と、前記コマンド処理手段が実行したコマン
ドが最後に前記コマンド格納手段に格納されたコマンド
か否かを判定する判定手段と、前記判定手段が前記コマ
ンド処理手段が実行したコマンドが最後に前記コマンド
格納手段に格納されたコマンドでないと判定した場合で
あって、かつ、前記コマンド処理手段が実行したコマン
ドの実行終了状態が正常終了であった場合に、当該コマ
ンド処理手段が実行したコマンドの実行終了状態の外部
への報告を抑止する報告禁止手段とを有することを特徴
とするＳＣＳＩコントロ−ラＩＣを提供する。
【００４６】
【作用】本発明に係るＳＣＳＩコントロ−ラＩＣによれ
ば、報告禁止手段は、判定手段が前記コマンド処理手段
が実行したコマンドが最後に前記コマンド格納手段に格
納されたコマンドでないと判定した場合であって、か
つ、前記コマンド処理手段が実行したコマンドの実行終
了状態が正常終了であった場合には、当該コマンド処理
手段が実行したコマンドの実行終了状態の外部への報告
を抑止する。
ば、報告禁止手段は、判定手段が前記コマンド処理手段
が実行したコマンドが最後に前記コマンド格納手段に格
納されたコマンドでないと判定した場合であって、か
つ、前記コマンド処理手段が実行したコマンドの実行終
了状態が正常終了であった場合には、当該コマンド処理
手段が実行したコマンドの実行終了状態の外部への報告
を抑止する。
【００４７】すなわち、コマンドの実行が正常に終了し
た場合は、コマンド格納手段に格納した２以上のコマン
ドのうち、最後に与えられたコマンド以外のコマンドに
ついては、正常終了の報告を行なわずに、最後に与えら
れたコマンドについてのみ正常終了の報告を行なう。一
方、コマンドの実行が異常に終了した場合は、常に、異
常終了の報告を行なう。
た場合は、コマンド格納手段に格納した２以上のコマン
ドのうち、最後に与えられたコマンド以外のコマンドに
ついては、正常終了の報告を行なわずに、最後に与えら
れたコマンドについてのみ正常終了の報告を行なう。一
方、コマンドの実行が異常に終了した場合は、常に、異
常終了の報告を行なう。
【００４８】
【実施例】以下、本発明に係るＳＣＳＩコント−ラＬＳ
Ｉの一実地例を説明する。
Ｉの一実地例を説明する。
【００４９】まず、図３にＳＣＳＩを採用する情報処理
システムの構成を示す。
システムの構成を示す。
【００５０】図中、３１０、３２０、３３０、３４０、
３５０、３６０、３７０、３８０が、それぞれコンピュ
−タやディスクドライブやプリンタ等のデバイスであ
り、３９０がＳＣＳＩバスである。また、各デバイス中
の３１１、３２１、３３１、３４１、３５１、３６１、
３７１、３８１が本実施例に係るＳＣＳＩコントロ−ラ
ＬＳＩである。
３５０、３６０、３７０、３８０が、それぞれコンピュ
−タやディスクドライブやプリンタ等のデバイスであ
り、３９０がＳＣＳＩバスである。また、各デバイス中
の３１１、３２１、３３１、３４１、３５１、３６１、
３７１、３８１が本実施例に係るＳＣＳＩコントロ−ラ
ＬＳＩである。
【００５１】コンピュ−タであるデバイス３１０、３２
０、３３０は、ＳＣＳＩ上イニシエ−タとして動作し、
その他のデバイス３４０、３５０、３６０、３７０、３
８０はＳＣＳＩ上タ−ゲットとして動作する。各ＳＣＳ
Ｉコントロ−ラＬＳＩはＳＣＳＩバスを制御して、各デ
バイスのＳＣＳＩバスを用いたデ−タ伝送を可能にす
る。
０、３３０は、ＳＣＳＩ上イニシエ−タとして動作し、
その他のデバイス３４０、３５０、３６０、３７０、３
８０はＳＣＳＩ上タ−ゲットとして動作する。各ＳＣＳ
Ｉコントロ−ラＬＳＩはＳＣＳＩバスを制御して、各デ
バイスのＳＣＳＩバスを用いたデ−タ伝送を可能にす
る。
【００５２】次に、本実施例に係るＳＣＳＩコントロ−
ラＬＳＩの構成を図１に示す。
ラＬＳＩの構成を図１に示す。
【００５３】図中、１はＣＰＵ側内部バス、２はＳＣＳ
Ｉ側内部バス、３はＣＰＵバス、４はＳＣＳＩバス、５
はデ−タＦＩＦＯ、６はコマンドＦＩＦＯ１段目、７は
コマンドＦＩＦＯ２段目、８はシ−ケンサ、１３は割込
み信号である。
Ｉ側内部バス、３はＣＰＵバス、４はＳＣＳＩバス、５
はデ−タＦＩＦＯ、６はコマンドＦＩＦＯ１段目、７は
コマンドＦＩＦＯ２段目、８はシ−ケンサ、１３は割込
み信号である。
【００５４】１４はコマンドＦＩＦＯ２段目にコマンド
が存在するかどうかを示すコマンド存在表示ビットであ
り、１５は１つめのコマンドの終了が正常終了であっ
て、終了時に２つめのコマンドがコマンドＦＩＦＯの中
に存在する場合は、コマンドの終了による割込みの出力
を禁止する中間割込み禁止ビットである。
が存在するかどうかを示すコマンド存在表示ビットであ
り、１５は１つめのコマンドの終了が正常終了であっ
て、終了時に２つめのコマンドがコマンドＦＩＦＯの中
に存在する場合は、コマンドの終了による割込みの出力
を禁止する中間割込み禁止ビットである。
【００５５】また、１６はシ−ケンサ８により実行され
たコマンドの終了状態を保持するステ−タスレジスタで
ある。このステ−タスレジスタ１６は、中間割込み禁止
ビット１５がセットされている場合は単独のステ−タス
レジスタとして働くが、中間割込み禁止ビット１５がセ
ットされていない場合は、前記従来技術に係るＳＣＳＩ
コントロ−ラＬＳＩ（図５参照）のステ−タスＦＩＦＯ
１段目９として、図示せざるステ−タスＦＩＦＯ２段目
１０と共にステ−タスＦＩＦＯの一部として働く。
たコマンドの終了状態を保持するステ−タスレジスタで
ある。このステ−タスレジスタ１６は、中間割込み禁止
ビット１５がセットされている場合は単独のステ−タス
レジスタとして働くが、中間割込み禁止ビット１５がセ
ットされていない場合は、前記従来技術に係るＳＣＳＩ
コントロ−ラＬＳＩ（図５参照）のステ−タスＦＩＦＯ
１段目９として、図示せざるステ−タスＦＩＦＯ２段目
１０と共にステ−タスＦＩＦＯの一部として働く。
【００５６】１７は割込みを保持する割込みビット、１
８はＮＡＮＤゲ−ト、１９はＡＮＤゲ−ト、２０は正常
終了割込みセット信号、２１は異常終了割込みセット信
号である。
８はＮＡＮＤゲ−ト、１９はＡＮＤゲ−ト、２０は正常
終了割込みセット信号、２１は異常終了割込みセット信
号である。
【００５７】次に、本実施例に係るＳＣＳＩコントロ−
ラＬＳＩの動作を説明する。
ラＬＳＩの動作を説明する。
【００５８】中間割込み禁止ビット１５がセットされて
いない場合、本実施例に係るＳＣＳＩコントロ−ラＬＳ
Ｉは、前述した従来のＳＣＳＩコントロ−ラＬＳＩと同
じく動作する。なお、このとき、ステ−タスレジスタ１
６は、前述したように前記従来技術に係るＳＣＳＩコン
トロ−ラＬＳＩ（図５参照）のステ−タスＦＩＦＯ１段
目９として、図示せざるステ−タスＦＩＦＯ２段目１０
と共にステ−タスＦＩＦＯの一部として働く。
いない場合、本実施例に係るＳＣＳＩコントロ−ラＬＳ
Ｉは、前述した従来のＳＣＳＩコントロ−ラＬＳＩと同
じく動作する。なお、このとき、ステ−タスレジスタ１
６は、前述したように前記従来技術に係るＳＣＳＩコン
トロ−ラＬＳＩ（図５参照）のステ−タスＦＩＦＯ１段
目９として、図示せざるステ−タスＦＩＦＯ２段目１０
と共にステ−タスＦＩＦＯの一部として働く。
【００５９】中間割込み禁止ビット１５がセットされて
いる場合は、図２に示す動作タイミングで動作する。
いる場合は、図２に示す動作タイミングで動作する。
【００６０】すなわち、図示するように、コマンド１
は、ＣＰＵによりコマンドＦＩＦＯ１段目６に書き込ま
れる。そして、ＣＰＵよりの、次のコマンド２はコマン
ドＦＩＦＯ２段目７に書き込まれる。コマンドがコマン
ドＦＩＦＯ２段目７に書き込まれると、コマンド存在表
示ビット１４がセットされる。
は、ＣＰＵによりコマンドＦＩＦＯ１段目６に書き込ま
れる。そして、ＣＰＵよりの、次のコマンド２はコマン
ドＦＩＦＯ２段目７に書き込まれる。コマンドがコマン
ドＦＩＦＯ２段目７に書き込まれると、コマンド存在表
示ビット１４がセットされる。
【００６１】シ−ケンサ８は、コマンドＦＩＦＯ１段目
６に書き込まれたコマンド１を処理する。そして、処理
を終えると、ステ−タスレジスタ１６にコマンド１の終
了ステ−タスを格納し、正常終了割込みセット信号２０
を発行する。このとき、ステ−タスレジスタ１６にコマ
ンド１の終了ステ−タスが格納されても、コマンド存在
表示ビット１４と中間割込み禁止ビット１５により、正
常終了割込み信号２０は抑止され、割込みビット１７は
セットされない。
６に書き込まれたコマンド１を処理する。そして、処理
を終えると、ステ−タスレジスタ１６にコマンド１の終
了ステ−タスを格納し、正常終了割込みセット信号２０
を発行する。このとき、ステ−タスレジスタ１６にコマ
ンド１の終了ステ−タスが格納されても、コマンド存在
表示ビット１４と中間割込み禁止ビット１５により、正
常終了割込み信号２０は抑止され、割込みビット１７は
セットされない。
【００６２】次に、シ−ケンサ８は、コマンドＦＩＦＯ
２段目７に格納されていたコマンド２をコマンドＦＩＦ
Ｏ１段目６にロ−ドする。そして、コマンドＦＩＦＯ１
段目６に書き込まれたコマンド２の処理を開始する。コ
マンドＦＩＦＯ２段目７が空になると、コマンド存在表
示ビット１４はクリアされる。
２段目７に格納されていたコマンド２をコマンドＦＩＦ
Ｏ１段目６にロ−ドする。そして、コマンドＦＩＦＯ１
段目６に書き込まれたコマンド２の処理を開始する。コ
マンドＦＩＦＯ２段目７が空になると、コマンド存在表
示ビット１４はクリアされる。
【００６３】シ−ケンサ８は、コマンド２の処理を終え
ると、ステ−タスレジスタ１６にコマンド２の正常終了
ステ−タスを格納し、正常終了割込みセット信号２０を
発行する。
ると、ステ−タスレジスタ１６にコマンド２の正常終了
ステ−タスを格納し、正常終了割込みセット信号２０を
発行する。
【００６４】コマンド２の処理が終了し、コマンド２終
了ステ−タスがステ−タスレジスタ１６にロ−ドされる
と、コマンド存在表示ビット１４はクリアされているの
で、正常終了割込みセット信号２０は抑止されない、し
たがい、割込みビット１７はセットされ、ＣＰＵに対す
る割込み信号１３が出力される。
了ステ−タスがステ−タスレジスタ１６にロ−ドされる
と、コマンド存在表示ビット１４はクリアされているの
で、正常終了割込みセット信号２０は抑止されない、し
たがい、割込みビット１７はセットされ、ＣＰＵに対す
る割込み信号１３が出力される。
【００６５】割込み信号１３を受けたＣＰＵは、発行し
たコマンド２の実行結果を知るために、ステ−タスレジ
スタ１段目９に格納されているコマンド２終了ステ−タ
スを読みだす。
たコマンド２の実行結果を知るために、ステ−タスレジ
スタ１段目９に格納されているコマンド２終了ステ−タ
スを読みだす。
【００６６】なお、コマンドが異常終了した場合には、
シ−ケンサ８はコマンドの異常終了時にＣＰＵに対して
異常終了割込みを発生し、コマンドを自動的にクリアす
る。異常終了時の割込みビットの設定２１はコマンド存
在表示ビット１４と中間割込み禁止ビット１５によって
抑止されないので、コマンド１が異常終了した場合でも
割込み信号１３は出力される。したがって、ＣＰＵは異
常処理を行なうことができる。
シ−ケンサ８はコマンドの異常終了時にＣＰＵに対して
異常終了割込みを発生し、コマンドを自動的にクリアす
る。異常終了時の割込みビットの設定２１はコマンド存
在表示ビット１４と中間割込み禁止ビット１５によって
抑止されないので、コマンド１が異常終了した場合でも
割込み信号１３は出力される。したがって、ＣＰＵは異
常処理を行なうことができる。
【００６７】以下、前記従来技術の項で、従来のＳＣＳ
Ｉコントロ−ラＬＳＩの動作に用いた、イニシエ−タが
タ−ゲットにリ−ドコマンドを発行し、タ−ゲットから
デ−タを受け取るシ−ケンスを例にとって、イニシエ−
タのＳＣＳＩアダプタとして適用されたＳＣＳＩコント
ロ−ラＬＳＩの動作を説明する。
Ｉコントロ−ラＬＳＩの動作に用いた、イニシエ−タが
タ−ゲットにリ−ドコマンドを発行し、タ−ゲットから
デ−タを受け取るシ−ケンスを例にとって、イニシエ−
タのＳＣＳＩアダプタとして適用されたＳＣＳＩコント
ロ−ラＬＳＩの動作を説明する。
【００６８】前述したように、このシ−ケンスにおいて
フェ−ズはバスフリ−フェ−ズ、ア−ビトレ−ションフ
ェ−ズ、セレクションフェ−ズ、メッセ−ジアウトフェ
−ズ、コマンドフェ−ズ、メッセ−ジインフェ−ズ、バ
スフリ−フェ−ズと遷移し、ＳＣＳＩバスの各信号は図
４に示すように遷移する。
フェ−ズはバスフリ−フェ−ズ、ア−ビトレ−ションフ
ェ−ズ、セレクションフェ−ズ、メッセ−ジアウトフェ
−ズ、コマンドフェ−ズ、メッセ−ジインフェ−ズ、バ
スフリ−フェ−ズと遷移し、ＳＣＳＩバスの各信号は図
４に示すように遷移する。
【００６９】また、本実施例においても、前記従来技術
で表１に示したコマンドを用いる。
で表１に示したコマンドを用いる。
【００７０】図４に示したシ−ケンスを実現するため
に、ＣＰＵは、図４中４１０で示す動作を行う。
に、ＣＰＵは、図４中４１０で示す動作を行う。
【００７１】すなわち、まず、ＣＰＵは、ＳＣＳＩコン
トロ−ラＬＳＩ（図１参照）の中間割込み禁止ビット１
５をセットし、デ−タＦＩＦＯ５にメッセ−ジアウトフ
ェ−ズ、コマンドフェ−ズにて送信するリ−ドコマンド
デ−タ等を書き込み、SelectWith ATN Sequenceコマン
ド及びTransfer Informationコマンドを発行する。
トロ−ラＬＳＩ（図１参照）の中間割込み禁止ビット１
５をセットし、デ−タＦＩＦＯ５にメッセ−ジアウトフ
ェ−ズ、コマンドフェ−ズにて送信するリ−ドコマンド
デ−タ等を書き込み、SelectWith ATN Sequenceコマン
ド及びTransfer Informationコマンドを発行する。
【００７２】一方、ＳＣＳＩコントロ−ラＬＳＩにおい
て、ＣＰＵが発行したSelect WithATN Sequenceコマン
ドはコマンドＦＩＦＯ１段目６に格納され、Transfer I
nformationコマンドはコマンドＦＩＦＯ２段目７に格納
される。また、コマンドＦＩＦＯ２段目７にコマンドが
格納されると、コマンド存在表示ビット１４には１がセ
ットされる。
て、ＣＰＵが発行したSelect WithATN Sequenceコマン
ドはコマンドＦＩＦＯ１段目６に格納され、Transfer I
nformationコマンドはコマンドＦＩＦＯ２段目７に格納
される。また、コマンドＦＩＦＯ２段目７にコマンドが
格納されると、コマンド存在表示ビット１４には１がセ
ットされる。
【００７３】シ−ケンサ８は、コマンドＦＩＦＯ１段目
６に格納されたSelect With ATN Sequenceコマンドを実
行し、ＳＣＳＩバスを制御してア−ビトレ−ションフェ
−ズ、セレクションフェ−ズ、メッセ−ジアウトフェ−
ズ、コマンドフェ−ズを実行する。
６に格納されたSelect With ATN Sequenceコマンドを実
行し、ＳＣＳＩバスを制御してア−ビトレ−ションフェ
−ズ、セレクションフェ−ズ、メッセ−ジアウトフェ−
ズ、コマンドフェ−ズを実行する。
【００７４】シ−ケンサ８は、コマンドフェ−ズが終了
し、ＡＣＫ／信号４０１をネゲ−トして、Select With
ATN Sequenceコマンドの処理を終了する。そして、ステ
−タスレジスタ１６に正常終了を示すコ−ドを出力し、
正常終了割込みセット信号２０をパルス出力する。
し、ＡＣＫ／信号４０１をネゲ−トして、Select With
ATN Sequenceコマンドの処理を終了する。そして、ステ
−タスレジスタ１６に正常終了を示すコ−ドを出力し、
正常終了割込みセット信号２０をパルス出力する。
【００７５】ここで、あらかじめＣＰＵにより中間割込
み禁止ビット１５がセットされているので、コマンド存
在表示ビット１４、中間割込み禁止ビット１５はともに
１である。したがって、ＮＡＮＤゲ−ト１８の出力は｀
０｀と成り、ＡＮＤゲ−ト１９の出力はアクティブとな
らない。
み禁止ビット１５がセットされているので、コマンド存
在表示ビット１４、中間割込み禁止ビット１５はともに
１である。したがって、ＮＡＮＤゲ−ト１８の出力は｀
０｀と成り、ＡＮＤゲ−ト１９の出力はアクティブとな
らない。
【００７６】よって割込みビット１７は｀１｀にセット
されず、割込み信号１３は出力されない。
されず、割込み信号１３は出力されない。
【００７７】つぎに、コマンドＦＩＦＯ２段目７に格納
されていたTransfer Informationコマンドが、コマンド
ＦＩＦＯ１段目６にロ−ドされる。
されていたTransfer Informationコマンドが、コマンド
ＦＩＦＯ１段目６にロ−ドされる。
【００７８】コマンドＦＩＦＯ２段目７にはコマンドが
なくなったので、コマンド存在表示ビット１４はクリア
され｀０｀になる。したがって、ＮＡＮＤゲ−ト１８の
出力は｀１｀となる。
なくなったので、コマンド存在表示ビット１４はクリア
され｀０｀になる。したがって、ＮＡＮＤゲ−ト１８の
出力は｀１｀となる。
【００７９】シ−ケンサ８は、ＦＩＦＯ１段目６にロ−
ドされたTransfer Informationコマンドを実行し、メッ
セ−ジインフェ−ズにてデ−タを１バイト受け取るとこ
のデ−タをデ−タＦＩＦＯ５に格納し、ＡＣＫ／信号４
０１をアサ−トしたままTransfer Informationコマンド
の処理を終了する。そして、ステ−タスレジスタ１６に
正常終了を示すコ−ドを出力し、正常終了割込みセット
信号をパルス出力する。
ドされたTransfer Informationコマンドを実行し、メッ
セ−ジインフェ−ズにてデ−タを１バイト受け取るとこ
のデ−タをデ−タＦＩＦＯ５に格納し、ＡＣＫ／信号４
０１をアサ−トしたままTransfer Informationコマンド
の処理を終了する。そして、ステ−タスレジスタ１６に
正常終了を示すコ−ドを出力し、正常終了割込みセット
信号をパルス出力する。
【００８０】このとき、前述したように、ＮＡＮＤゲ−
ト１８の出力は１となっているので、ＡＮＤゲ−ト１９
の出力は１となり、割込みビット１７に｀１｀がセット
され、割込み信号１３は出力される。
ト１８の出力は１となっているので、ＡＮＤゲ−ト１９
の出力は１となり、割込みビット１７に｀１｀がセット
され、割込み信号１３は出力される。
【００８１】この割込み信号１３による割込みを受けた
ＣＰＵは、ステ−タスレジスタ１６の値を読みだし、正
常終了であることを確認する。ＣＰＵが、ステ−タスレ
ジスタ１６の値を読みだすと割込みビット１７の値はク
リアされ、割込み信号１３はネゲ−トされる。
ＣＰＵは、ステ−タスレジスタ１６の値を読みだし、正
常終了であることを確認する。ＣＰＵが、ステ−タスレ
ジスタ１６の値を読みだすと割込みビット１７の値はク
リアされ、割込み信号１３はネゲ−トされる。
【００８２】ＣＰＵは、次に、デ−タＦＩＦＯ５の値を
読みだして、メッセ−ジインフェ−ズのＡＣＫ／をクリ
アするためにMessage Acceptedコマンドを発行する。ま
た、続けて、次のデ−タを１バイトを受け取るためにTr
ansfer Informationコマンドを発行する。
読みだして、メッセ−ジインフェ−ズのＡＣＫ／をクリ
アするためにMessage Acceptedコマンドを発行する。ま
た、続けて、次のデ−タを１バイトを受け取るためにTr
ansfer Informationコマンドを発行する。
【００８３】一方、ＳＣＳＩコントロ−ラＬＳＩにおい
て、ＣＰＵが発行したMessage Acceptedコマンドはコマ
ンドＦＩＦＯ１段目６に格納され、Transfer Informati
onコマンドはコマンドＦＩＦＯ２段目７に格納される。
また、コマンドＦＩＦＯ２段目７にコマンドが格納され
ると、コマンド存在表示ビット１４には１がセットされ
る。
て、ＣＰＵが発行したMessage Acceptedコマンドはコマ
ンドＦＩＦＯ１段目６に格納され、Transfer Informati
onコマンドはコマンドＦＩＦＯ２段目７に格納される。
また、コマンドＦＩＦＯ２段目７にコマンドが格納され
ると、コマンド存在表示ビット１４には１がセットされ
る。
【００８４】シ−ケンサ８は、コマンドＦＩＦＯ１段目
６に格納されたMessage Acceptedコマンドを実行しＡＣ
Ｋ／４０１をネゲ−トし、ＲＥＱ／４０２がタ−ゲット
によりアサ−トされるとステ−タスレジスタ１６に正常
終了を示すコ−ドを出力し、正常終了割込みセット信号
２０をパルス出力する。
６に格納されたMessage Acceptedコマンドを実行しＡＣ
Ｋ／４０１をネゲ−トし、ＲＥＱ／４０２がタ−ゲット
によりアサ−トされるとステ−タスレジスタ１６に正常
終了を示すコ−ドを出力し、正常終了割込みセット信号
２０をパルス出力する。
【００８５】このとき、中間割込み禁止ビット１５がセ
ットされており、コマンドＦＩＦＯ２段目にTransfer I
nformationコマンドが格納されているため、割込み信号
１３は出力されない。
ットされており、コマンドＦＩＦＯ２段目にTransfer I
nformationコマンドが格納されているため、割込み信号
１３は出力されない。
【００８６】一方、コマンドＦＩＦＯ２段目７に格納さ
れていたTransfer Informationコマンドは、コマンドＦ
ＩＦＯ１段目６にロ−ドされる。
れていたTransfer Informationコマンドは、コマンドＦ
ＩＦＯ１段目６にロ−ドされる。
【００８７】コマンドＦＩＦＯ２段目７にはコマンドが
なくなったので、コマンド存在表示ビット１４はクリア
され｀０｀になる。したがって、ＮＡＮＤゲ−ト１８の
出力は｀１｀となる。
なくなったので、コマンド存在表示ビット１４はクリア
され｀０｀になる。したがって、ＮＡＮＤゲ−ト１８の
出力は｀１｀となる。
【００８８】以下、先ほどTransfer Informationコマン
ドの処理と同様に、シ−ケンサ８は、ＦＩＦＯ１段目６
にロ−ドされたTransfer Informationコマンドを実行
し、メッセ−ジインフェ−ズにてデ−タを１バイト受け
取るとこのデ−タをデ−タＦＩＦＯ５に格納し、ＡＣＫ
／信号４０１をアサ−トしたままTransfer Information
コマンドの処理を終了する。そして、ステ−タスレジス
タ１６に正常終了を示すコ−ドを出力し、正常終了割込
みセット信号をパルス出力する。
ドの処理と同様に、シ−ケンサ８は、ＦＩＦＯ１段目６
にロ−ドされたTransfer Informationコマンドを実行
し、メッセ−ジインフェ−ズにてデ−タを１バイト受け
取るとこのデ−タをデ−タＦＩＦＯ５に格納し、ＡＣＫ
／信号４０１をアサ−トしたままTransfer Information
コマンドの処理を終了する。そして、ステ−タスレジス
タ１６に正常終了を示すコ−ドを出力し、正常終了割込
みセット信号をパルス出力する。
【００８９】このとき、前述したように、ＮＡＮＤゲ−
ト１８の出力は１となっているので、ＡＮＤゲ−ト１９
の出力は１となり、割込みビット１７に｀１｀がセット
され、割込み信号１３は出力される。
ト１８の出力は１となっているので、ＡＮＤゲ−ト１９
の出力は１となり、割込みビット１７に｀１｀がセット
され、割込み信号１３は出力される。
【００９０】この割込み信号１３による割込みを受けた
ＣＰＵは、ステ−タスレジスタ１６の値を読みだし、正
常終了であることを確認する。ＣＰＵが、ステ−タスレ
ジスタ１６の値を読みだすと割込みビット１７の値はク
リアされ、割込み信号１３はネゲ−トされる。
ＣＰＵは、ステ−タスレジスタ１６の値を読みだし、正
常終了であることを確認する。ＣＰＵが、ステ−タスレ
ジスタ１６の値を読みだすと割込みビット１７の値はク
リアされ、割込み信号１３はネゲ−トされる。
【００９１】そして、ＣＰＵはメッセ−ジインフェ−ズ
にて受信した、デ−タＦＩＦＯ５の値を読みだす。
にて受信した、デ−タＦＩＦＯ５の値を読みだす。
【００９２】また、ＣＰＵは、メッセ−ジインフェ−ズ
のＡＣＫ／をクリアするためにMessage Acceptedコマン
ドを発行する。
のＡＣＫ／をクリアするためにMessage Acceptedコマン
ドを発行する。
【００９３】一方、ＳＣＳＩコントロ−ラＬＳＩにおい
て、ＣＰＵが発行したMessage Acceptedコマンドはコマ
ンドＦＩＦＯ１段目６に格納される。
て、ＣＰＵが発行したMessage Acceptedコマンドはコマ
ンドＦＩＦＯ１段目６に格納される。
【００９４】シ−ケンサ８は、コマンドＦＩＦＯ１段目
６に格納されたMessage Acceptedコマンドを実行しＡＣ
Ｋ／４０１をネゲ−トし、ＢＳＹ／４０３がタ−ゲット
によりネゲ−トされると、正常終了を示すコ−ドを出力
し、正常終了割込みセット信号２０をパルス出力する。
６に格納されたMessage Acceptedコマンドを実行しＡＣ
Ｋ／４０１をネゲ−トし、ＢＳＹ／４０３がタ−ゲット
によりネゲ−トされると、正常終了を示すコ−ドを出力
し、正常終了割込みセット信号２０をパルス出力する。
【００９５】このとき、コマンドＦＩＦＯ２段目にコマ
ンドは格納されていないためＮＡＮＤゲ−ト１８の出力
は１となっているので、ＡＮＤゲ−ト１９の出力は１と
なり、割込みビット１７に｀１｀がセットされ、割込み
信号１３は出力される。
ンドは格納されていないためＮＡＮＤゲ−ト１８の出力
は１となっているので、ＡＮＤゲ−ト１９の出力は１と
なり、割込みビット１７に｀１｀がセットされ、割込み
信号１３は出力される。
【００９６】この割込みを受けたＣＰＵは、Message Ac
ceptedコマンドの正常終了ステ−タスを読みだし正常終
了を確認する。正常終了ステ−タスがよみだされると、
ステ−タスレジスタおよび割込みビット１７の値はクリ
アされ割込み信号１３はネゲ−トされる。
ceptedコマンドの正常終了ステ−タスを読みだし正常終
了を確認する。正常終了ステ−タスがよみだされると、
ステ−タスレジスタおよび割込みビット１７の値はクリ
アされ割込み信号１３はネゲ−トされる。
【００９７】なお、コマンドが異常終了した場合には、
シ−ケンサ８はコマンド１の異常終了時に異常終了時の
割込みセット信号２１を発生して、割込みビットをセッ
トし、ＣＰＵに対して割込みを発生し、コマンドＦＩＦ
Ｏ２段目７のコマンドを自動的にクリアする。異常終了
割込みセット信号は２１はコマンド存在表示ビット１４
と中間割込み禁止ビット１５によって抑止されないの
で、コマンドが異常終了した場合でも割込み信号１３は
出力される。したがい、ＣＰＵは、発行した全てのコマ
ンドについて、異常処理を行なうことができる。
シ−ケンサ８はコマンド１の異常終了時に異常終了時の
割込みセット信号２１を発生して、割込みビットをセッ
トし、ＣＰＵに対して割込みを発生し、コマンドＦＩＦ
Ｏ２段目７のコマンドを自動的にクリアする。異常終了
割込みセット信号は２１はコマンド存在表示ビット１４
と中間割込み禁止ビット１５によって抑止されないの
で、コマンドが異常終了した場合でも割込み信号１３は
出力される。したがい、ＣＰＵは、発行した全てのコマ
ンドについて、異常処理を行なうことができる。
【００９８】以上が、本実施例に係るＳＣＳＩコントロ
−ラＬＳＩによる。イニシエ−タがタ−ゲットにリ−ド
コマンドを発行し、タ−ゲットからデ−タを受け取るシ
−ケンスの動作である。そして、以上説明したように、
本実施例によれば、ＣＰＵは、割込み処理を３回行うだ
けで本シ−ケンスを実現している。これは前述した従来
技術において必要であったＣＰＵの割込み処理回数５回
よりも少ない。また、本実施例において、コマンドは前
述した従来技術と同じものを用いている。
−ラＬＳＩによる。イニシエ−タがタ−ゲットにリ−ド
コマンドを発行し、タ−ゲットからデ−タを受け取るシ
−ケンスの動作である。そして、以上説明したように、
本実施例によれば、ＣＰＵは、割込み処理を３回行うだ
けで本シ−ケンスを実現している。これは前述した従来
技術において必要であったＣＰＵの割込み処理回数５回
よりも少ない。また、本実施例において、コマンドは前
述した従来技術と同じものを用いている。
【００９９】以上のように、本実施例によれば、ＣＰＵ
が連続して発行した２つのコマンドのうちの１つ目のコ
マンドの処理が正常に終了した場合は正常終了の報告を
省略し、１つ目のコマンドの処理の正常終了の情報を２
つ目のコマンドの処理の終了報告に含ませている。この
ため、ＣＰＵの割込み処理回数は減り、ＳＣＳＩコント
ロ−ラからの割込みに起因するＣＰＵのオ−バ−ヘッド
を低減することができる。一方、コマンドの処理が異常
終了した場合は、１つ目のコマンドの処理であっても、
これを報告することにより、ＣＰＵの異常処理を可能と
している。
が連続して発行した２つのコマンドのうちの１つ目のコ
マンドの処理が正常に終了した場合は正常終了の報告を
省略し、１つ目のコマンドの処理の正常終了の情報を２
つ目のコマンドの処理の終了報告に含ませている。この
ため、ＣＰＵの割込み処理回数は減り、ＳＣＳＩコント
ロ−ラからの割込みに起因するＣＰＵのオ−バ−ヘッド
を低減することができる。一方、コマンドの処理が異常
終了した場合は、１つ目のコマンドの処理であっても、
これを報告することにより、ＣＰＵの異常処理を可能と
している。
【０１００】これは、前述したシ−ケンスにおけるよう
に、ＣＰＵが連続して複数のコマンドを発行した場合、
１つ目のコマンドの処理が正常終了に起因して、ＣＰＵ
が行なうべき処理が生じる場合が少ないと想定されるこ
とを利用したものである。
に、ＣＰＵが連続して複数のコマンドを発行した場合、
１つ目のコマンドの処理が正常終了に起因して、ＣＰＵ
が行なうべき処理が生じる場合が少ないと想定されるこ
とを利用したものである。
【０１０１】一方、本実施例によれば、１つ目のコマン
ドについての正常終了の報告の省略を指定する中間割込
み禁止ビットを外部より設定可能としているので、１つ
目のコマンドの処理の正常終了に起因してＣＰＵが行な
うべき処理がある場合には、１つ目のコマンドの処理の
正常終了報告を省略せずに行なうようにすることができ
る。
ドについての正常終了の報告の省略を指定する中間割込
み禁止ビットを外部より設定可能としているので、１つ
目のコマンドの処理の正常終了に起因してＣＰＵが行な
うべき処理がある場合には、１つ目のコマンドの処理の
正常終了報告を省略せずに行なうようにすることができ
る。
【０１０２】なお、本実施例においては、ＳＣＳＩコン
トロ−ラＬＳＩが、一度に連続して受付け可能なコマン
ド数を２つとしたが、一度に連続して受付け可能なコマ
ンド数を３以上とするようにしてもよい。この場合に
は、ＣＰＵより発行されたコマンドを格納するコマンド
ＦＩＦＯの段数を、受付け可能としたコマンド数に応じ
て増やし、最終に受付けたコマンド以外のコマンドは、
前記実施例の説明中における初めに受付けたコマンドの
処理と同様に処理し、最終に受付けたコマンドは、前記
実施例の説明中における２番目に受付けたコマンドの処
理と同様に処理するようにすればよい。
トロ−ラＬＳＩが、一度に連続して受付け可能なコマン
ド数を２つとしたが、一度に連続して受付け可能なコマ
ンド数を３以上とするようにしてもよい。この場合に
は、ＣＰＵより発行されたコマンドを格納するコマンド
ＦＩＦＯの段数を、受付け可能としたコマンド数に応じ
て増やし、最終に受付けたコマンド以外のコマンドは、
前記実施例の説明中における初めに受付けたコマンドの
処理と同様に処理し、最終に受付けたコマンドは、前記
実施例の説明中における２番目に受付けたコマンドの処
理と同様に処理するようにすればよい。
【０１０３】また、本実施例はＳＣＳＩコントロ−ラＬ
ＳＩについて説明したが、ＣＰＵの発行したコマンドに
基づいて処理を実行し、処理結果を報告する他の周辺Ｉ
Ｃにも同様に適用することができる。
ＳＩについて説明したが、ＣＰＵの発行したコマンドに
基づいて処理を実行し、処理結果を報告する他の周辺Ｉ
Ｃにも同様に適用することができる。
【０１０４】
【発明の効果】以上のように、本発明によれば、コマン
ド種数を増大することなく、ＣＰＵののＳＣＳＩプロト
コル処理における、ＳＣＳＩコントロ−ラからのコマン
ドの実行終了状態の報告に起因するオ−バ−ヘッドを低
減することのできるＳＣＳＩコントロ−ラＩＣを提供す
ることができる。
ド種数を増大することなく、ＣＰＵののＳＣＳＩプロト
コル処理における、ＳＣＳＩコントロ−ラからのコマン
ドの実行終了状態の報告に起因するオ−バ−ヘッドを低
減することのできるＳＣＳＩコントロ−ラＩＣを提供す
ることができる。
【図１】本発明の一実施例に係るＳＣＳＩコントロ−ラ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の一実施例に係るＳＣＳＩコントロ−ラ
の動作を示すタイミングチャ−トである。
の動作を示すタイミングチャ−トである。
【図３】本発明の一実施例に係る情報処理システムの構
成を示すブロック図である。
成を示すブロック図である。
【図４】ＳＣＳＩバスのシ−ケンスの一例とＣＰＵの処
理との関係を示したタイミングチャ−トである。
理との関係を示したタイミングチャ−トである。
【図５】従来技術に係るＳＣＳＩコントロ−ラの構成を
示すブロック図である。
示すブロック図である。
【図６】従来技術に係るＳＣＳＩコントロ−ラの動作を
示すタイミングチャ−トである。
示すタイミングチャ−トである。
１ ＣＰＵ側内部バス
２ ＳＣＳＩ側内部バス
３ ＣＰＵ接続バス、
４ ＳＣＳＩバス
５ デ−タＦＩＦＯ
６ １段目コマンドＦＩＦＯ
７ ２段目コマンドＦＩＦＯ
８ シ−ケンサ
９ １段目ステ−タスＦＩＦＯ
１０ ２段目ステ−タスＦＩＦＯ
１１ 割込みビット
１２ 割込みビット
１３ 割込み信号
１４ コマンド存在表示ビット
１５ 中間割込み禁止ビット
１６ ステ−タスレジスタ
１７ 割込みビット
１８ ＮＡＮＤゲ−ト
１９ ＡＮＤゲ−ト
２０ 正常終了割込みセット信号
２１ 異常終了割込みセット信号
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 渡辺 国夫
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所マイクロエレクトロニク
ス機器開発研究所内
(72)発明者 志田 光司
群馬県高崎市西横手町111番地 株式会社
日立製作所半導体設計開発センタ内
Claims (8)
- 【請求項１】外部より与えられた複数のコマンドを実行
し、順次ＳＣＳＩバスを制御するＳＣＳＩコントロ−ラ
ＩＣであって、 与えられた２以上のコマンドを格納可能なコマンド格納
手段と、前記コマンド格納手段にコマンドが格納された
順に順次、コマンドを実行するコマンド処理手段と、前
記コマンド処理手段のコマンドの実行終了時にコマンド
の実行終了状態を外部に報告する実行結果報告手段と、
前記コマンド処理手段が実行したコマンドが最後に前記
コマンド格納手段に格納されたコマンドか否かを判定す
る判定手段と、前記判定手段が前記コマンド処理手段が
実行したコマンドが最後に前記コマンド格納手段に格納
されたコマンドでないと判定した場合であって、かつ、
前記コマンド処理手段が実行したコマンドの実行終了状
態が正常終了であった場合に、当該コマンド処理手段が
実行したコマンドの実行終了状態の外部への報告を抑止
する報告禁止手段とを有することを特徴とするＳＣＳＩ
コントロ−ラＩＣ。 - 【請求項２】請求項１記載のＳＣＳＩコントロ−ラＩＣ
であって、 前記コマンド格納手段は複数の前記コマンドを格納可能
なＦＩＦＯメモリであって、前記判定手段は、前記コマ
ンド処理手段によるコマンドの実行終了時に、前記ＦＩ
ＦＯメモリに未実行のコマンドが存在するか否かを判定
することにより、前記コマンド処理手段が実行したコマ
ンドが、最後に前記コマンド格納手段に格納されたコマ
ンドか否かを判定することを特徴とするＳＣＳＩコント
ロ−ラＩＣ。 - 【請求項３】請求項１記載のＳＣＳＩコントロ−ラＩＣ
であって、 外部よりの設定に基づいて、前記報告禁止手段によるコ
マンドの実行終了状態の外部への報告の抑止を行なうか
否かを制御する報告抑止制御手段を有することを特徴と
するＳＣＳＩコントロ−ラＩＣ。 - 【請求項４】請求項３記載のＳＣＳＩコントロールＩＣ
であって、 前記報告禁止手段によるコマンドの実行終了状態の外部
への報告の抑止を行なうか否かの指定を格納する、外部
より設定可能な報告抑止レジスタを備え、かつ、前記報
告抑止制御手段は、報告抑止レジスタの設定内容に基づ
いて、前記報告禁止手段によるコマンドの実行終了状態
の外部への報告の抑止をを制御することを特徴とするＳ
ＣＳＩコントロ−ラＩＣ。 - 【請求項５】請求項１記載のＳＣＳＩコントロ−ラＩＣ
であって、 前記実行結果報告手段は、コマンドの実行終了状態を格
納するステ−タスレジスタを備え、かつ、前記ステ−タ
スレジスタにコマンドの実行終了状態を格納して割込み
信号を外部に出力することにより、外部にコマンドの実
行終了状態を報告し、 前記報告禁止手段は、前記割込み信号の外部への出力を
抑止することにより、前記実行結果報告手段のコマンド
の実行終了状態の外部への報告を抑止することを特徴と
するＳＣＳＩコントロ−ラＩＣ。 - 【請求項６】ＣＰＵより与えられるコマンドを実行する
周辺ＩＣであって、 ＣＰＵより与えられた２以上のコマンドを格納可能なコ
マンド格納手段と、前記コマンド格納手段にコマンドが
格納された順に順次、コマンドを実行するコマンド処理
手段と、前記コマンド処理手段のコマンドの実行終了時
にコマンドの実行終了状態を外部に報告する実行結果報
告手段と、前記コマンド処理手段が実行したコマンドが
最後に前記コマンド格納手段に格納されたコマンドか否
かを判定する判定手段と、前記判定手段が前記コマンド
処理手段が実行したコマンドが最後に前記コマンド格納
手段に格納されたコマンドでないと判定した場合であっ
て、かつ、前記コマンド処理手段が実行したコマンドの
実行終了状態が正常終了であった場合に、当該コマンド
処理手段が実行したコマンドの実行終了状態の外部への
報告を抑止する報告禁止手段とを有することを特徴とす
る周辺ＩＣ。 - 【請求項７】請求項６記載の周辺ＩＣであって、 外部よりの設定に基づいて、前記報告禁止手段によるコ
マンドの実行終了状態の外部への報告の抑止を行なうか
否かを制御する報告抑止制御手段を有することを特徴と
する周辺ＩＣ。 - 【請求項８】ＳＣＳＩバスを制御する請求項１記載のＳ
ＣＳＩコントロ−ラＩＣと、前記ＳＣＳＩコントロ−ラ
ＩＣにコマンドを発行し、ＳＣＳＩコントロ−ラＩＣに
よるＳＣＳＩバスの制御を利用して、ＳＣＳＩバスを用
いたデータ伝送を行なうＣＰＵとを有することを特徴と
する情報処理システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190242A JPH0535661A (ja) | 1991-07-30 | 1991-07-30 | Ｓｃｓｉコントロ−ラｉｃ |
| KR92012877A KR960001750B1 (en) | 1991-07-30 | 1992-07-20 | Scsi controller and the method for use on an information |
| US07/921,743 US5313588A (en) | 1991-07-30 | 1992-07-30 | SCSI controller and method for use on an information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190242A JPH0535661A (ja) | 1991-07-30 | 1991-07-30 | Ｓｃｓｉコントロ−ラｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535661A true JPH0535661A (ja) | 1993-02-12 |
Family
ID=16254876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190242A Pending JPH0535661A (ja) | 1991-07-30 | 1991-07-30 | Ｓｃｓｉコントロ−ラｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6904481B1 (en) * | 2001-04-12 | 2005-06-07 | Lsi Logic Corporation | Bus sequence operation with automatic linking from current I/O information to subsequent I/O information |
| US8583845B2 (en) | 2008-08-07 | 2013-11-12 | Nec Corporation | Multi-processor system and controlling method thereof |
-
1991
- 1991-07-30 JP JP3190242A patent/JPH0535661A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6904481B1 (en) * | 2001-04-12 | 2005-06-07 | Lsi Logic Corporation | Bus sequence operation with automatic linking from current I/O information to subsequent I/O information |
| US8583845B2 (en) | 2008-08-07 | 2013-11-12 | Nec Corporation | Multi-processor system and controlling method thereof |
| JP5360061B2 (ja) * | 2008-08-07 | 2013-12-04 | 日本電気株式会社 | マルチプロセッサシステム及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US5313588A (en) | SCSI controller and method for use on an information processing system | |
| US6108743A (en) | Technique for performing DMA including arbitration between a chained low priority DMA and high priority DMA occurring between two links in the chained low priority | |
| JPS6122333B2 (ja) | ||
| JPH06161950A (ja) | 複式バス・アーキテクチャを有する計算システムに使用するデータ伝送の管理方法。 | |
| US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
| US5546550A (en) | Method for assuring equal access to all input/output devices coupled to a SCSI bus | |
| US6968409B1 (en) | Method and apparatus of establishing a dynamically adjustable loop of delayed read commands for completion in a queue buffer | |
| JPS6027976A (ja) | 先入先出メモリ装置 | |
| JPS63123130A (ja) | パイプライン制御方式 | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JPH07325779A (ja) | 入出力制御装置 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JP3467188B2 (ja) | 多重化バスの順序保証システム | |
| JP2820054B2 (ja) | バスインタフェース装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JP2848171B2 (ja) | Ｓｃｓｉコントローラ | |
| JPH0283779A (ja) | ベクトル処理装置の命令実行制御方式 | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH05197610A (ja) | 主記憶プリポート制御方式 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JPH01318140A (ja) | マルチプロセッサシステム | |
| JPH0376505B2 (ja) |