JPH04177472A - 自動配線方法 - Google Patents

自動配線方法

Info

Publication number
JPH04177472A
JPH04177472A JP2303423A JP30342390A JPH04177472A JP H04177472 A JPH04177472 A JP H04177472A JP 2303423 A JP2303423 A JP 2303423A JP 30342390 A JP30342390 A JP 30342390A JP H04177472 A JPH04177472 A JP H04177472A
Authority
JP
Japan
Prior art keywords
wiring
pin
processing
order
pin pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2303423A
Other languages
English (en)
Inventor
Ichiro Kato
一郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2303423A priority Critical patent/JPH04177472A/ja
Publication of JPH04177472A publication Critical patent/JPH04177472A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動配線方法、特にプリント基板、ノ・イブリ
ッドICおよびLSIなどのCADにおいて、最適な配
線レイアウトを行なうための自動配線方法に関する。
〔従来の技術〕
従来、この種の自動配線方法は、結線対象のピンペア群
について、まずピンペアをその間隔の短い順あるいは長
い順に並び変え、その順番に従って経路探索を行ってい
る。そしであるピンペアで経路探索に失敗した場合はそ
の時点でそのピンペアの結線を断念し、次のピンペアの
結線に処理を進めている。
一方、失敗したピンペアを即座に断念しない手法もある
。あるピンペアの経路探索が失敗した場合に、どの様な
状況下で失敗したかを解析し、失敗したピンペアを結線
するためには既に配線されたピンペアの内のどのピンペ
アをひきはがせば失敗したピンペアを配線できる可能性
が高いかを判断する。その可能性の高いピンペアをひき
はがして、経路探索に失敗したピンペアを再度配線し直
し、先程ひきはがしたピンペアを引き直すという配線方
法である。この種の自動配線方法をリップアップルータ
といっている。
例えば、第13図のように、配線エリア5内に結線対象
のピンペア6.7.8.9.10.11の6つのピンペ
アが既に結線されている場合、ピンペア12を結線でき
ない。そこで、ピンペア6〜11のどのピンペアをひき
はがすべきか算出する。算出方法は結線できないピンペ
ア12のピン13とピン14とから波紋を広げるように
既配線を探索し、その探索結果から判断する。第14図
はピン13から波紋を広げた場合であり、既配線に到達
した位置にX印を付けである。また、エリア15は広げ
た波紋の領域を表す。一方第15図はピン14から波紋
を広げた場合であり、既配線に到達した位置に○印をつ
けである。またエリア16は広げた波紋の領域を表す。
次に、各既配線ごとに次の算出式を計算する。
P(w)=min (A−a、 B−b)ここで、mi
n ()は括弧内の小さい方の値を表す。
また、Wは各既配線を識別するための値である。
そして、Aはその既配線の×の数、Bは○の数を表す。
例えば、第14図と第15図とからピンペア6のAとB
との値はそれぞれ2と5とになる。
さらに、aおよびbはその既配線の端点にある2つのピ
ンが、波紋を広げたエリアに対し同一領域あるいは境界
上であったら0、異なる領域であったら1とする。例え
ば第14図のピンペア6は、ピン17がエリア15内に
あるが、ピン18はエリア15外なのでaの値はlとな
る。一方第15図におけるピンペア6は、ピン17もピ
ン18も共にエリア16外にあるためbの値は0となる
。以上の定義からピンペア6の算出式の値は以下のよ・
うに算出される。
P(6)=min (2−1,5−0) =min (
1,5) =1となる。
以上のような算出を波紋が到達した全既配線に関して行
う。第13図の6つの既配線に対して同様に算出すると
以下のようになる。
P(6)=min (2−1,5−0) =:min 
(1,5) =IP(7)=min (7−0,0−0
) =min (7,O) =OF(8)=min (
4−1,2−1) =min (3,1) =IP(9
)==min (5−1、3−0) =m:n (4,
3) =3P(10)min (2−0,5−0) =
min (2,5) =2算出値が0のものは、はがし
ても失敗したピンペアを再配線することができないこと
を意味しており、また、算出値が大きい既配線をはがす
程再配線が成功する可能性が高いことを意味する。した
がってこの場合は最大値3を持つピンペア9をはがすべ
きことがわかる。
この結論からピンペア9をはがし、失敗したピンペア1
2を再配線して、ひきばかしたピンペア9を配線し直し
た図が第16図である。
以上の例では、既配線を一本のみひきはがしたが、失敗
したピンペアを配線し直せなかった場合に算出値の高い
ものから二本、三本と複数まとめて、あるいは順次ひき
はがしていく方法もある。
〔発明が解決しようとする課題〕
上述した従来のリップアップルータの手法は、初期のピ
ンペア結線順は特に限定せず、未結線が発生した段階で
ひきはがす既配線の候補を探すために、効率的なひきは
がしを行うことができないという問題点がある。また、
ひきはがす候補を探す際に、波紋を広げる手順を踏むこ
とから処理速度がかかり、既配線が比較的少ない段階で
は波紋が基板全面に広がる可能性もあり処理時間が膨大
にかかるという問題点もある。さらに、ひきはがした後
に失敗したピンペアの再配線が確実に成功するという保
証もなく、かつ失敗ピンペアが再配線できてもひきはが
したピンペアが復旧できるという保証もない。したがっ
て、処理時間を多く費やした後に結局配線率を上昇させ
るこができないといった局面を発生しやすいという問題
点がある。
さらに、また、ひきはがすべきピンペアを何本にするか
という問題も経験的な要素を導入せざるを得なく、画一
的なアルゴリズムを組むことが難しいという問題点があ
る。そして、ひきはがすべき最適な既配線を算出するた
めにかなりのメモリテーブルを使用するという問題点が
ある。
加えて、一つ一つのピンペアの結線方法が従来の経路探
索を繰返すだけにとどまるため、いくらひきはがしても
結線不能な状態に陥る場合がある。
例えば第2図のような結線を行う場合にピンペアL  
2.3.4の順に配線を試みると、第11図のようにピ
ンペア3で結線が失敗する。ここで、従来の手法にした
がってピンペア2をひきはがし、ピンペア3を再配線し
た後、再度ピンペア2をひき、次にピンペア4をひこう
とすると、第12図のように配線に失敗する。このよう
に、従来の方法では直前に結線した配線が配線チャネル
をふさいでしまい、いくらひきはがしても成功に至らな
いという問題点がある。
本発明の目的は、初期のピンペアの結線順と各ピンペア
の経路探索方法とを有機的に関連させ、ひきはがし処理
を効率的に行うと共に、ひきはがす本数をひきはがしア
ルゴリズム自体に内包しつつ、無限ループ処理に陥らぬ
ように再配線成功時に、配線の組替え情報を記憶するポ
インタを与えることで、画一的な自動配線方法を提供す
ることである。
〔課題を解決するための手段〕
本発明の自動配線方法は、与えられた結線対象のピンペ
ア群を配線エリアの任意の方向に近いもの順に並び変え
る前処理と、この前処理により並び変えた順番に前記の
方向に極力沿って経路を探索する第1の処理と、この第
1の処理で経路探索に失敗したとき今まで結線したピン
ペアをひきはがしながら失敗した経路探索を再度実行す
る第2の処理と、この第2の処理による再度の実行でも
失敗した場合に、ひきはがすピンペアの量を次第に増加
させながら経路探索を繰返す第3の処理と、この第3の
処理によりひきはがすピンペアの増加に伴って局所的に
配線の順番を変化させる第4の処理と、この第4の処理
による配線順番の変化により局所的にピンペアの結線が
成功した場合に、順番を入換えた状況を示すポインタを
与える第5の処理と、前記第4の処理により配線の順番
を入換えるときにポインタをトレースしループ状態にな
っている場合は結線を断念する第6の処理とを有するこ
とにより構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例のSPD形式のフローチャー
トである。第1図のフローチャートのアルゴリズムにし
たがって、特にひきはがしレベルの増加過程と結線順序
の組替え処理とを中心に説明を進める。今、第2図のよ
うなピンペア群が与えられた場合を例に、ピンペア1.
2.3.4の順に結線を試みる(ステップ■、@〜[相
])。結線経路の探索は極力下方に沿って行うと(ステ
ップ■〜■、■)、第3図のようにピンペア4で結線が
失敗する(ステップ■、■、o)。ここでピンペア3を
ひきはがしくステップ0.■〜@)、ピンペア4を配線
した後ピンペア3を再度ひきなおす(ステップ0)。と
ころが、第4図のように再配線に失敗する(ステップ@
、@、e)。そこで今度は、ひきはがすレベルを上げて
(ステップe。
■)、ピンペア2もひきはがしくステップ■、C〜@)
、第5図のようにピンペア1.4.3.2の順番で結線
を試みる(ステップ0)。しかし、ここでもピンペア2
で結線に失敗する(ステップC20)。そこでピンペア
4,3.2の三つのピンペアで結線順を組替え(ステッ
プO)、第6図のようにピンペア3.2.4の順番で結
線を行う(ステップ■、[相]〜0)。ここでピンペア
4で結線に失敗するので(ステップ@、@、e)、再び
ひきはがすレベルを上げてピンペア1をひきはがしくス
テラ7”@、@、[相]、C〜@)、第7図のようにピ
ンペア3.2.4.1の順番に結線する(ステップo)
。ここでもピンペア1で失敗するので(ステップ@、@
)、ピンペア2.4.1,3と順番を組替えて(ステッ
プO)、結線し直すと(ステ、ツブC2C〜0)、第8
図のように結線が完了する(ステップ@、 0−@l)
。最後に極力下方に向かって結線した配線を整形しくス
テップ■〜■)、第9図のように最終配線形状とする(
ステップ■。
■〜■、■)。
また、無限ループに陥らぬように、ピンペアの組替えに
成功した場合に(ステップ@、0)、各ピンペアごとに
結線に失敗した原因となったピンペアのポインタを与え
(ステップQ)、そのポインタにより結線の前後関係を
記憶しておく。このポインタがループ状態になった場合
に(ステップ■、@)、上記の手順で繰返しても無限ル
ープに陥ってしまうことになるので、処理を中断する判
断を行うことが可能となる(ステップ■)。
第10図は無限ループを抑止する構造を説明するための
図である。今、A、B、Cという三つのピンペアがあり
、(a)のごとく、Aを結線するとBが結線できず、B
を結線するとCが結線できず、Cを結線するとAが結線
できないといった三つ巴の状態になっていたとする。こ
こでは結線不可能状態を他のピンペアに与える関係を実
線矢印で示しである。初期の結線順番をABCとすると
、(b)図のごとく、Bで結線に失敗する。そこで、結
線順を上記ピンペアの組替え規則に従ってBACとする
と、(c)図の様にBの結線が成功するため、BからA
に向けてBの失敗原因がAであることを示すポインタを
与えておく。このポインタを点線の矢印で示しである。
しかしCで結線を失敗するため、CBAと結線順序をか
える。(d)図のようにCの結線は成功しCからBへの
失敗原因ポインタを与える。しかしAで再び結線に失敗
する。
次に(e)図の様に結線順序はACBと組替えられ、こ
の結線過程でAからCへの失敗原因ポインタが与えられ
る。ここでBが失敗すると、失敗原因ポインタはBから
ループを成してBに戻ってくるので、無限ループ処理に
陥ることが判明され、Bのピンペアを断念して自動配線
をさらに先に進めて行くことが可能となる。
〔発明の効果〕
以上説明したように本発明の自動配線方法は、経路探索
アルゴリズムとピンペアの結線順序とを有機的に結び付
けており、ひきはがし再配線の処理を効率的に行うこと
が可能で、従来のリップアップルータよりも高速に処理
を行える。また、使用するメモリは従来に比べかなり少
なくてすむ。
さらに従来のリップアップルータで、ひきはがし再配線
を行っても失敗していたピンペア群を、ひきはがしレベ
ルを次第に増やしていく手順と、ひきばかししたピンペ
アを組替えて結線を試みるという手続きとにより結線で
きる可能性を高めるという効果がある。加えて、再配線
試行時に失敗原因ポインタを与えることで、無限ループ
を抑止し、最小限の処理で再配線の試行を停止させるこ
とを可能とする効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のフローチャート、第2図は
結線すべき四つのピンペアと配線エリアとの一例を示す
図、第3図から第9図までは第1図の実施例を第2図の
結線に適応した場合の処理過程を示す配線図、第10図
は本発明の無限ループを抑止する機構を説明するための
図、第11図および第12図は従来の自動配線方法にお
ける失敗例を示す図、第13図から第16図までは従来
のりツブアップ手法のアルゴリズムを説明するための図
である。 1.4,6.〜12・・・・・・ピンペア、5・・・・
・・配線エリア、13,14,17.18・・・・・ピ
ン、15.16・・・・・・波紋の到達エリア。 代理人 弁理士  内 原   音 第 l 図(a−) 第 l 図(b) 1977(C) 簗 l 図 (4) $1図(e) Ip 2 ) 3 ) 4 :ピン父ア   第 2 
図第3 圀 第 4 図 第 5 図 第7図 第8 図 第q 図 (C)爬#曖:BAC 拓 lθ 区

Claims (1)

    【特許請求の範囲】
  1.  与えられた結線対象のピンペア群を配線エリアの任意
    の方向に近いものに順に並び変える前処理と、この前処
    理により並び変えた順番に前記の方向に極力沿って経路
    を探索する第1の処理と、この第1の処理で経路探索に
    失敗したとき今まで結線したピンペアをひきはがしなが
    ら失敗した経路探索を再度実行する第2の処理と、この
    第2の処理による再度の実行でも失敗した場合に、ひき
    はがすピンペアの量を次第に増加させながら経路探索を
    繰返す第3の処理と、この第3の処理によりひきはがす
    ピンペアの増加に伴って局所的に配線の順番を変化させ
    る第4の処理と、この第4の処理による配線順番の変化
    により局所的にピンペアの結線が成功した場合に、順番
    を入換えた状況を示すポインタを与える第5の処理と、
    前記第4の処理により配線の順番を入換えるときにポイ
    ンタをトレースしループ状態になっている場合は結線を
    断念する第6の処理とを有することを特徴とする自動配
    線方法。
JP2303423A 1990-11-08 1990-11-08 自動配線方法 Pending JPH04177472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303423A JPH04177472A (ja) 1990-11-08 1990-11-08 自動配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303423A JPH04177472A (ja) 1990-11-08 1990-11-08 自動配線方法

Publications (1)

Publication Number Publication Date
JPH04177472A true JPH04177472A (ja) 1992-06-24

Family

ID=17920838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303423A Pending JPH04177472A (ja) 1990-11-08 1990-11-08 自動配線方法

Country Status (1)

Country Link
JP (1) JPH04177472A (ja)

Similar Documents

Publication Publication Date Title
JPH07152802A (ja) 配線設計方法
JPS63225869A (ja) 配線経路探索方式
JPS6364178A (ja) 画像処理システム
JPH04177472A (ja) 自動配線方法
JP2828026B2 (ja) 自動配線方法
JP2862039B2 (ja) 自動レイアウトシステム
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2771165B2 (ja) 半導体集積回路装置のレイアウト設計方法
JPH06124321A (ja) 自動配線処理方法
JP2817517B2 (ja) Lsiの配置配線システム
JPH0477949B2 (ja)
JP2523703B2 (ja) 半導体集積回路の自動配線方法
JP2948584B2 (ja) 自動配線方法及び自動配線プログラムを記録した記録媒体
JPH033349A (ja) 半導体集積回路の自動配線方法
JPH05242200A (ja) 引きはがし再配線処理方式
JPH04324581A (ja) 配線経路探索方式
JPH05181937A (ja) 引きはがし再配線処理装置
Basden et al. New topological method for laying out printed circuits
JPH05136263A (ja) 機能ブロツク配置方法
JPS63239963A (ja) 配線径路決定方法
JP2620005B2 (ja) 配置配線決定方法
JP2671759B2 (ja) 半導体集積回路の自動レイアウト方法
JPS63143672A (ja) 配線区間のグル−プ化による自動並列配線方式
JP2986279B2 (ja) 配線方法およびプリント基板設計システム
JP2910717B2 (ja) 混成集積回路装置