JPH04177869A - 半導体装置及び半導体ウェーハの実装方法 - Google Patents

半導体装置及び半導体ウェーハの実装方法

Info

Publication number
JPH04177869A
JPH04177869A JP2306448A JP30644890A JPH04177869A JP H04177869 A JPH04177869 A JP H04177869A JP 2306448 A JP2306448 A JP 2306448A JP 30644890 A JP30644890 A JP 30644890A JP H04177869 A JPH04177869 A JP H04177869A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
wiring board
printed wiring
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2306448A
Other languages
English (en)
Other versions
JPH0817221B2 (ja
Inventor
Yoichi Hiruta
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2306448A priority Critical patent/JPH0817221B2/ja
Publication of JPH04177869A publication Critical patent/JPH04177869A/ja
Priority to US08/165,492 priority patent/US5424917A/en
Publication of JPH0817221B2 publication Critical patent/JPH0817221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/73Fillings or auxiliary members in containers or in encapsulations for thermal protection or control for cooling by change of state
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置及び半導体ウェーハの実装方法に
関する。
(従来の技術) 回路パターンが形成された半導体ウェーハを、プリント
配線基板上に実装した半導体装置が用いられている。こ
のような従来の半導体装置を、第13図に示す。プリン
ト配線基板13o2上に、半導体ウェーハ1301が水
平に搭載され、相互の端子間がボンディングワイヤ13
03によす接続されている。このような実装による装置
は、日経マイクロデバイス(1989年12月号)の第
99〜105頁にも開示されている。
(発明が解決しようとする課題) しかし、従来の半導体装置は半導体ウェーハがプリント
配線基板に水平に実装されるため、実装面積が大きくな
るという問題があった。また、半導体ウェーハとプリン
ト配線基板との間の端子接続かボンディングワイヤによ
り行われるため、ボンディングに時間がかかり、特にサ
イズの大きい半導体ウェーハに対してはボンディングを
行うこと自体が困難であった。
さらに、このような半導体ウェーハをプリント配線基板
上に実装する装置では、全体の消費電力は大きくなり放
熱性が問題となる。ところが、従来は半導体ウェーハが
プリント配線基板に水平に実装されるため、放熱性が悪
く電気的特性に悪影響を及ぼす虞れがあった。
本発明は上記事情に鑑みてなされたものであり、実装面
積が縮小されて高密度実装が可能であり、半導体ウェー
ハとプリント配線基板との接続に時間をla費せず、さ
らに放熱性に優れた半導体装置及び半導体ウェーハの実
装方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明の半導体装置は、周縁部に端子が設けられた半導
体ウェーハと、プリント配線基板とを備え、端子がプリ
ント配線基板上の回路パターンに電気的に接続された状
態で、半導体ウェーハがプリント配線基板上にほぼ垂直
になるように実装されていることを特徴としている。
半導体ウェーハには、半導体チップが実装されていても
よい。
また半導体ウェーハの両面に半導体チップが実装されて
いてもよい。
半導体ウェーハの周縁部の両面に、端子がそれぞれ設け
られていてもよい。
プリント配線基板上に設けられ、端子と電気的に接続す
るコネクタをさらに備え、このコネクタに、半導体ウェ
ーハの端子が設けられている周縁部が嵌合した状態で、
半導体ウェーハがプリント配線基板上にほぼ垂直になる
ように実装されていてもよい。
また半導体ウェーハに形成された回路パターンのうち、
バスラインか主幹バスラインと枝幹バスラインとで構成
され、主幹バスラインは半導体ウェーハ上に搭載された
入出力用チップを介して端子に接続されていてもよい。
冷却媒体か流出入する流出入口を設けられたスペーサを
介して、周縁部に端子が設けられた2枚の半導体ウェー
ハが対向するように取り付けられ、閉じられた空間を内
在する半導体ウェーハ部と、冷却媒体が流れる配管を有
したプリント配線基板と、プリント配線基板上に設けら
れ、配管とスペーサの流出入口とに嵌合し、半導体ウェ
ーハ部の空間と配管とを連結する管を有し、半導体ウェ
ーハの周縁部と嵌合するコネクタとを備え、コネクタに
プリント配線基板の周縁部が嵌合されることによって、
半導体ウェーハかプリント配線基板上にほぼ垂直になる
ように実装され、さらにプリント配線基板の配管と半導
体ウェーハ部の空間との間を、コネクタの管とスペーサ
の流出入口を介して冷却媒体か流出入するものであって
もよい。
ここで、半導体ウェーハ部には、2枚の半導体ウェーハ
の対向する内側表面上に半導体チップが実装されていて
もよい。
周縁部に端子が設けられた2枚の半導体ウェーハが、ス
ペーサを介して対向するように取り付けられた半導体ウ
ェーハ部と、2枚の半導体ウェーハが対向している間に
挿入され、半導体ウェーハが発生した熱を端部へ伝達す
るヒートパイプと、ヒートパイプの端部に設けられ伝達
された熱を放熱する放熱用フィンと、プリント配線基板
とを備え、端子がプリント配線基板上の回路パターンに
電気的に接続された状態で、半導体ウェーハがプリント
配線基板上にほぼ垂直になるように実装されていてもよ
い。
半導体ウェーハは、外形の形状が長方形であってもよい
半導体ウェーハの表面で部品が実装されない領域に、補
強用板が設けられていてもよい。
また本発明の半導体ウェーハの製造方法は、半導体ウェ
ーハの周縁部に端子を設ける工程と、端子をプリント配
線基板上の回路パターンに電気的に接続させ、半導体ウ
ェーハがプリント配線基板上にほぼ垂直になるように実
装する工程とを備えたことを特徴としている。
半導体ウェーハの表面に、半導体チップを実装する工程
をさらに備えてもよい。
半導体ウェーハの両面に、半導体チップを実装する工程
をさらに備えることもできる。
半導体ウェーハの周縁部に端子を設ける工程では、周縁
部の両面に端子をそれぞれ設けてもよい。
半導体ウェーハの周縁部に端子を設ける工程と、プリン
ト配線基板上に、端子と電気的に接続されるコネクタを
実装する工程と、このコネクタに半導体ウェーハの周縁
部を嵌合させて、半導体ウェーハがプリント配線基板上
にほぼ垂直になるように実装する工程とを備えてもよい
冷却媒体が流出入する流出入口を設けられたスペーサを
介して、周縁部に端子が設けられた2枚の半導体ウェー
ハを対向するように取り付けて、閉じられた空間を内在
する半導体ウェーハ部を構成する工程と、プリント配線
基板に冷却媒体が流れる配管を設ける工程と、配管とス
ペーサの流出入口とに嵌合し、半導体ウェーハ部の空間
内と配管とを連結する管を有し、半導体ウェーハの周縁
部と嵌合するコネクタをプリント配線基板上に設ける工
程と、コネクタにプリント配線基板の周縁部を嵌合する
ことによって、半導体ウェーノーがプリント配線基板上
にほぼ垂直になるように実装し、さらにプリント配線基
板の配管と半導体ウェー71部の空間との間を、コネク
タの管とスペーサの流出入口を介して冷却媒体が流出入
するようにする工程とを備えてもよい。
2枚の半導体ウェーハの対向する内側表面上に、半導体
チップが対向するように実装する工程をさらに備えるこ
ともできる。
周縁部に端子が設けられた2枚の半導体ウェーハを、ス
ペーサを介して対向するように取り付けて半導体ウェー
ハ部を構成する工程と、2枚の半導体ウェーハが対向し
ている間に、端部に放熱用フィンを有し、半導体ウェー
ハが発生した熱を放熱するヒートパイプを挿入する工程
と、端子をプリント配線基板上の回路パターンに電気的
に接続し、半導体ウェーハがプリント配線基板上にほぼ
垂直になるように実装する工程とを備えてもよい。
半導体ウェーハとして、外形の形状が長方形であるもの
を用いてもよい。
半導体ウェーハの表面における部品が実装されていない
領域に、補強用板を設ける工程をさらに備えてもよい。
(作 用) 半導体ウェーハを、プリント配線基板上にほぼ垂直にな
るように実装することにより、水平に実装した場合より
も実装密度が向上し、放熱性に優れている。
半導体ウェーハの片側の表面、あるいは両面に半導体チ
ップが実装されていてもよく、同様に実装密度及び放熱
性が向上する。両面に半導体チップが実装されている場
合には、半導体ウェーハの周縁部の両面に端子が設けら
れていた方が実装密度の向上がより可能になる。
プリント配線基板上にコネクタが設けられ、半導体ウェ
ーハの端子が設けられた周縁部がこのコネクタに嵌合さ
れる場合には、半導体ウェーハとプリント配線基板との
電気的な接続がより容易で実装時間の短縮化か可能にな
る。
半導体ウェーハに形成されたバスラインが、主幹バスラ
インと枝幹バスラインとで構成され、主幹バスラインが
入出力用チップを介して端子に接続されている場合には
、信号処理かより効率よく行われ信号伝達の損失及び遅
延が抑制される。
2枚の半導体ウェーハが対向する半導体ウェーハ部に内
在する空間と、プリント配線基板の配管との間を、スペ
ーサとコネクタとを介して冷却媒体が流出入することに
よって、半導体ウェーハが強制的に冷却されて放熱性が
向上する。
半導体ウェーハが対向する内側表面に、半導体チップが
実装されている場合には、冷却媒体により直接冷却され
るため、より放熱性が向上する。
2枚の半導体ウェーハが対向する間にヒートパイプが挿
入され、このヒートパイプの端部に放熱用フィンが設け
られている場合には、半導体ウェーハが発生した熱がヒ
ートパイプにより端部に効率良く伝達され、放熱用フィ
ンから放熱されるため、放熱性に優れている。
半導体ウェーハの外形形状が長方形である場合には、半
導体ウェーハ上に半導体チップを実装した場合に無駄な
スペースか減少し、実装密度が向上する。
半導体ウェーハの半導体チップが実装されていない領域
に、補強用板が設けられている場合には、構造上の強度
か高められる。
またこのような半導体装置は、本発明の半導体ウェーハ
の実装方法により製造することができ、これにより上述
したような作用か生しる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図(a)に、第1の実施例による半導体装置の袋構
造を示す。本実施例では、半導体ウェーハ11に回路パ
ターンが形成され、半導体チップ部品は実装されておら
ず、WS I  (varer scaleinteg
ration )素子を構成している。このような半導
体ウェーハ11が、プリント配線基板15上に垂直に実
装されている点に特徴かある。半導体ウェーハ11周縁
部のオリエンテーションフラット部13には、プリント
配線基板15と接続を行うための端子13か設けられて
いる。端子13には、電源を供給する電源端子や、信号
の入出力を行うための信号入出力端子等がある。端子1
3の形成は、半導体ウェーハ11を製造する際に、金属
配線層を形成する工程で併せて行うことができる。
この端子13が、プリント配線基板15上に実装されて
いるコネクタ14に嵌合することにより、半導体ウェー
ハ11が実装される。ここでコネクタ14は、半導体ウ
ェーハ11をプリント配線基板15へ固定する金具とし
ての機能と、電気的に両者を接続する機能とを合わせ持
っている。しかし、なんらかの固定用部品で半導体ウェ
ーハ11をプリント配線基板15上に固定し、端子12
とプリント配線基板15とを半田付は等により接続する
ことも可能である。
第1図(b)に、半導体ウェーハ11をプリント配線基
板15上に実装したときの右側面を示す。
このように、プリント配線基板15上に複数のコネクタ
14を実装し、複数の半導体ウェーハ11を嵌合させて
搭載することもできる。本実施例によれば実装面積が縮
小されるため、第13図に示された従来の装置と比較し
て、同じ面積のプリント配線基板15を用いた場合にも
複数の半導体ウェーハ11を実装することが可能であり
、実装密度が向上する。また半導体ウェーハ11を垂直
方向に実装することにより、放熱性に優れている。
第2図に、本発明の第2の実施例による半導体装置の構
造を示す。この実施例では、配線パターンが形成された
半導体ウェーハ上21に、半導体チップ部品22が搭載
されたものが用いられている。半導体ウェーハ21と半
導体チップ22とは半田付け、あるいはボンディングワ
イヤにより接続されており、チップオンウェーハ(以下
、COWという)技術を用いることで製造することがで
きる。
この半導体ウェーハ21のオリエンテーションフラット
部23にも端子24が形成されている。
この端子24は、半導体チップ部品22に接続される配
線層を半導体ウェーハ21上に形成する工程で同時に形
成することにより、工程数を減らすことができる。
COW技術により、半導体チップ部品22を半導体ウェ
ーハ21上に搭載する工程を、第3図に示す。先ず第3
図(a)に示されるように、半導体基板31の表面に絶
縁層32が形成され、第3図(b)のように絶縁層32
の表面の所望の領域に配線層33が形成される。第3図
(C)のように、この配線層33と半導体チップ22の
電極とがバンプ34により電気的に接続された状態で、
半導体ウェーハ21上に搭載される。
また第4図に示されたように、テープ自動ボンディング
(TAB)法を用いて半導体チップ22を搭載すること
もできる。第4図(a)のように、先ず半導体基板41
上に絶縁膜42を介して配線層43が形成される。この
後、第4図(b)のようにテープ上に形成されたリード
45と半導体チップ22の電極とがバンプ44により接
aされ、リード45と配線層43とがバンプ46により
接続される。TAB法を用いた場合には、半導体ウェー
ハ21上に全ての半導体チップ22を一度に実装するこ
とができ、高い生産効率が得られる。
本発明の第3の実施例による半導体装置は、第5図(a
)、及びその実装状態での右側面図である第5図(b)
に示されるような構造を有している。半導体ウェーハ5
1の両面に半導体チップ22が搭載されている。そして
、半導体ウェーハ51のオリエンテーションフラット部
53には、両面に端子54が形成されている。この端子
54が、プリント配線基板56上のコネクタ55に嵌合
されて実装される。
ここで、半導体ウェーハ上に半導体チップ部品を搭載し
、バスラインで接続する場合の構成例を第6図に示す。
半導体ウェーハ61上に半導体チップ68が搭載され、
オリエンテーションフラット部62の端子63に近接し
た領域には、入出力用チップ67が搭載されている。そ
して、半導体ウェーハ61の表面には、各チップ間を信
号伝送できるようにバスラインが形成されている。バス
ラインは、信号伝送時の損失を少なくするために特性イ
ンピーダンスが50オームになるように形成され、さら
に信号処理を効率良く行うべく主幹バスライン66と枝
幹バスライン65から成っている。主幹バスライン66
が基幹状に半導体つニーハロ1の表面を走り、この主幹
バスライン66に対して、枝状に分岐された状態で枝幹
バスライン65が設けられている。この枝幹バスライン
65に、半導体チップ部品68が接続されている。
一方、主幹バスライン66は入出力用チップ67を介し
て、端子63に接続されている。
また半導体チップ68を、半導体ウェーハ61上に配置
した例を第7図に示す。主幹バスライン66の近傍に論
理演算チップ68aを配置し、コントロールチップ68
bやメモリチップ68cは半導体ウェーハ61の周辺に
配置する。論理演算チップ68aには、具体的にはレジ
スタ算術論理演算ユニット(RALU)、シーケンス制
御ユニット(SQCU)、命令メモリユニット(IRQ
U)、あるいはデータメモリユニット(DRAU)等の
チップかある。このように、各チップの種類に応して配
置することにより、信号の遅延を効果的に抑制すること
かできる。
次に、放熱性を高めるべく強制冷却を行う第4の実施例
について説明する。この実施例による装置の構造を、第
8図(a)とその右側面図に相当する第8図(b)に示
す。2枚の半導体ウェーハ81が、スペーサ82を介し
空間90を内在させた状態で接合されている。半導体ウ
ェーハ81上に半導体チップを搭載する場合には、外側
の表面上に搭載される。そしてスペーサ82には、半導
体ウェーハ81のオリエンテーションフラット部91に
おいて、冷却媒体の流入口84と流出口85とが形成さ
れた冷却媒体出入部83が設けられている。流入口84
から、冷却媒体が矢印Aの方向に流入して空間90を満
たし、半導体ウェーハ81を冷却する。半導体ウエーノ
181の放出した熱で温度が上昇した冷却媒体は、流出
口85から矢印Bの方向に流出する。
そして空間90への冷却媒体の流出入は、第9図に示さ
れたような構造を有するプリント配線基板86上に実装
することで可能となる。2枚の半導体ウェーハ82のオ
リエンテーションフラット部91と嵌合するためのコネ
クタ88が、プリント配線基板86上に搭載されている
。このコネクタ88は、中央部分に流入口84と流出口
85とにそれぞれ嵌合する2本の管89が設けられてい
る。一方の管89より、冷却媒体が矢印Aの方向に空間
90へ流入し、空間90から図示されていない他方の管
89を通ってプリント配線基板86の面に平行に設けら
れた配管87内に流出する。
このように、2枚の半導体ウェーハ81で閉じられた空
間90内部と配管87とを冷却媒体が循環することで、
強制冷却が行われる。
ここで冷却媒体には、空気、ヘリウム(He)のような
気体や、フッ素と炭素との化合物であるフロロカーボン
、水等の液体を用いることができる。第13図に示され
たような従来の装置では放熱性が悪く、1枚の半導体ウ
ェーハで100W以上の電力を消費することは許容でき
なかった。これに対し、第4の実施例のような強制冷却
構造を採ることて、200W以上の電力消費が可能とな
る。
第10図に示された本発明の第5の実施例は、スペーサ
102で接合された2枚の半導体ウェーハ101の空間
104内部に、半導体チップ103が搭載されている。
このように、半導体ウェーハ101の各素子実装面を、
対向させた状態で空間104内部に収納することで、冷
却媒体が直接半導体チップ103を冷却するため、より
冷却効果が高められる。この実施例では、半導体ウェー
ハ101の端子106も対向するように内側に設けられ
ている。この端子106が、プリント配線基板108上
に設けられたコネクタ107の両側面に接触して電気的
に接続される。冷却媒体は、第5の実施例と同様に管1
10を介して配管109と空間104との間を循環する
上述した第1から第5の実施例では、いずれも円形の半
導体ウェーハを用いている。しかし、第11図に示され
た第6の実施例のように、長方形に加工した半導体ウェ
ーハ111を用いてもよい。
この場合には、半導体チップ112を表面に実装した場
合に、周辺に無駄なスペースがなくなり、実装密度が向
上する。このような半導体ウェーハ111においても、
端面に端子113を設けることで、プリント配線基板上
に垂直に実装させることができる。
次に、本発明の第7の実施例の構造を、第12図(a)
とその右側面図の第12図(b)に示す。
この実施例では、放熱性を高めるためにヒートパイプを
用いた点に特徴がある。長方形に加工された2枚の半導
体ウェーハ1202が、スペーサ1201を隔てて対向
しており、空間部分には複数本のヒートパイプ1204
が接触した状態で挿入されている。このヒートパイプ1
204の下端には、放熱用フィン1203が設けられて
いる。
半導体ウェーハ1202が発生した熱は、ヒートパイプ
1204から放熱用フィン1203へ伝達され、空冷又
は液冷が行われる放熱用フィン1203より放熱される
。このように、熱伝達性の高いヒートパイプを用いるこ
とで、放熱性を高めることかできる。
上述した実施例はいずれも一例であり、本発明を限定す
るものではない。また、半導体ウェーハの表面であって
1.半導体チップ等の部品が実装されていない領域に、
ステンレス等の補強用板を取り付けて、構造上の強度性
を高めてもよい。
〔発明の効果〕
以上説明したように、本発明の半導体装置では半導体ウ
ェーハをプリント配線基板上に垂直に実装するため、実
装密度が向上し放熱性に優れてい 、る。半導体ウェー
ハとプリント配線基板との接続を、プリント配線基板上
に設けたコネクタを介して行う場合には、作業効率が向
上する。また、二枚の半導体ウェーハを対向させ、間の
空間に冷却媒体を流入させたり、放熱フィンを有するヒ
ートパイプを挿入することにより、放熱性をより高める
ことかできる。このような半導体装置は、本発明の半導
体ウェーハの実装方法により製造することが可能である
【図面の簡単な説明】
第1図は本発明の第1の実施例による半導体装置の構造
を示した正面及び側面図、第2図は本発明の第2の実施
例による半導体装置の構造を示した正面及び側面図、第
3図は同装置の製造方法を工程別に示した縦断面図、第
4図は同装置の他の製造方法を工程別に示した縦断面図
、第5図は本発明の第3の実施例による半導体装置の構
造を示した正面及び側面図、第6図は同装置の半導体ウ
ェーハ上に形成されたバスラインの配置を示した平面図
、第7図は同装置の半導体ウェーハ上に搭載された半導
体チップの配置を示した平面図、第8図は本発明の第4
の実施例による半導体装置の構造を示した正面及び側面
図、第9図は同装置のプリント配線基板の構造を示した
縦断面図、第10図は本発明の第5の実施例による半導
体装置の構造を示した正面及び側面図、第11図は本発
明の第6の実施例による半導体装置の構造を示した正面
及び側面図、第12図は本発明の第7の実施例による半
導体装置の構造を示した正面及び側面図、第13図は従
来の半導体装置の構造を示した平面図である。 11.21,51,61,81,111゜1202・・
・半導体ウェーハ、12.24.63゜113・・・端
子、13.23,62.91・・・オリエンテーション
フラット部、14.25・・・コネクタ、15.26,
86,101,108・・・プリント配線基板、22,
68,103,112・・・半導体チップ、31.41
・・・半導体基板、32.42・・・絶縁膜、33.4
3・・・配線層、34,44.46・・・バンプ、45
・・・リード、65・・・枝幹、66・・・主幹、67
・・・入出力用チップ、68a・・・論理演算チップ。 68b・・・コントロールチップ868c・・・メモリ
チップ、82,102.1201・・・スペーサ、83
・・・冷却媒体人出力部、84・・・流入口、85・・
・流出口、88,107・・・コネクタ、89,110
・・・管、90.104.1204・・・空間、92,
109・・・配管、1203・・・放熱用フィン、12
04・・・ヒ−ドパイブ。 出願人代理人  佐  藤  −雄 部1図 第2図 第7図 ρ2 ((1)          (b) 第8図 第10図 第11図 ((1)      (b) 第12図 第13図

Claims (21)

    【特許請求の範囲】
  1. 1.周縁部に端子が設けられた半導体ウェーハと、 プリント配線基板とを備え、 前記端子が前記プリント配線基板上の回路パターンに電
    気的に接続された状態で、前記半導体ウェーハが前記プ
    リント配線基板上にほぼ垂直になるように実装されてい
    ることを特徴とする半導体装置。
  2. 2.前記半導体ウェーハには、半導体チップが実装され
    ていることを特徴とする請求項1記載の半導体装置。
  3. 3.前記半導体ウェーハの両面に、半導体チップが実装
    されていることを特徴とする請求項2に記載の半導体装
    置。
  4. 4.前記半導体ウェーハの周縁部の両面に、前記端子が
    それぞれ設けられていることを特徴とする請求項3記載
    の半導体装置。
  5. 5.前記プリント配線基板上に設けられ、前記端子と電
    気的に接続するコネクタをさらに備え、このコネクタに
    、前記半導体ウェーハの端子が設けられている周縁部が
    嵌合した状態で、前記半導体ウェーハが前記プリント配
    線基板上にほぼ垂直になるように実装されていることを
    特徴とする請求項1ないし4のいずれかに記載の半導体
    装置。
  6. 6.前記半導体ウェーハに形成された回路パターンのう
    ち、バスラインが主幹バスラインと枝幹バスラインとで
    構成され、前記主幹バスラインは前記半導体ウェーハ上
    に搭載された入出力用チップを介して前記端子に接続さ
    れていることを特徴とする請求項1ないし5のいずれか
    に記載の半導体装置。
  7. 7.冷却媒体が流出入する流出入口を設けられたスペー
    サを介して、周縁部に端子が設けられた2枚の半導体ウ
    ェーハが対向するように取り付けられ、閉じられた空間
    を内在する半導体ウェーハ部と、 前記冷却媒体が流れる配管を有したプリント配線基板と
    、 前記プリント配線基板上に設けられ、前記配管と前記ス
    ペーサの前記流出入口とに嵌合し、前記半導体ウェーハ
    部の前記空間と前記配管とを連結する管を有し、前記半
    導体ウェーハの周縁部と嵌合するコネクタとを備え、 前記コネクタに前記プリント配線基板の周縁部が嵌合さ
    れることによって、前記半導体ウエーハが前記プリント
    配線基板上にほぼ垂直になるように実装され、さらに前
    記プリント配線基板の前記配管と前記半導体ウェーハ部
    の前記空間との間を、前記コネクタの前記管と前記スペ
    ーサの前記流出入口を介して前記冷却媒体が流出入する
    ことを特徴とする半導体装置。
  8. 8.前記半導体ウェーハ部には、2枚の半導体ウェーハ
    の対向する内側表面上に半導体チップが実装されている
    ことを特徴とする請求項7記載の半導体装置。
  9. 9.周縁部に端子が設けられた2枚の半導体ウェーハが
    、スペーサを介して対向するように取り付けられた半導
    体ウェーハ部と、 前記2枚の半導体ウェーハが対向している間に挿入され
    、前記半導体ウェーハが発生した熱を端部へ伝達するヒ
    ートパイプと、 前記ヒートパイプの前記端部に設けられ、伝達された熱
    を放熱する放熱用フィンと、 プリント配線基板とを備え、 前記端子が前記プリント配線基板上の回路パターンに電
    気的に接続された状態で、前記半導体ウェーハが前記プ
    リント配線基板上にほぼ垂直になるように実装されてい
    ることを特徴とする半導体装置。
  10. 10.前記半導体ウェーハは外形の形状が長方形である
    ことを特徴とする請求項1ないし9のいずれかに記載の
    半導体装置。
  11. 11.前記半導体ウェーハの表面で部品が実装されない
    領域に、補強用板が設けられていることを特徴とする請
    求項1ないし10のいずれかに記載の半導体装置。
  12. 12.半導体ウェーハの周縁部に端子を設ける工程と、 前記端子をプリント配線基板上の回路パターンに電気的
    に接続させ、前記半導体ウェーハが前記プリント配線基
    板上にほぼ垂直になるように実装する工程とを備えたこ
    とを特徴とする半導体ウェーハの実装方法。
  13. 13.前記半導体ウェーハの表面に、半導体チップを実
    装する工程をさらに備えることを特徴とする請求項12
    記載の半導体ウェーハの実装方法。
  14. 14.前記半導体ウェーハの両面に、半導体チップを実
    装する工程をさらに備えることを特徴とする請求項13
    記載の半導体ウェーハの実装方法。
  15. 15.前記半導体ウェーハの周縁部に端子を設ける工程
    では、周縁部の両面に前記端子をそれぞれ設けることを
    特徴とする請求項14記載の半導体ウェーハの実装方法
  16. 16.半導体ウェーハの周縁部に端子を設ける工程と、 プリント配線基板上に、前記端子と電気的に接続される
    コネクタを実装する工程と、 このコネクタに、前記半導体ウェーハの前記周縁部を嵌
    合させて、前記半導体ウェーハが前記プリント配線基板
    上にほぼ垂直になるように実装する工程とを備えたこと
    を特徴とする半導体ウェーハの実装方法。
  17. 17.冷却媒体が流出入する流出入口を設けられたスペ
    ーサを介して、周縁部に端子が設けられた2枚の半導体
    ウェーハを対向するように取り付けて、閉じられた空間
    を内在する半導体ウェーハ部を構成する工程と、 プリント配線基板に前記冷却媒体が流れる配管を設ける
    工程と、 前記配管と前記スペーサの前記流出入口とに嵌合し、前
    記半導体ウェーハ部の前記空間内と前記配管とを連結す
    る管を有し、前記半導体ウェーハの前記周縁部と嵌合す
    るコネクタを前記プリント配線基板上に設ける工程と、 前記コネクタに前記プリント配線基板の周縁部を嵌合す
    ることによって、前記半導体ウェーハが前記プリント配
    線基板上にほぼ垂直になるように実装し、さらに前記プ
    リント配線基板の前記配管と前記半導体ウェーハ部の前
    記空間との間を、前記コネクタの前記管と前記スペーサ
    の前記流出入口を介して前記冷却媒体が流出入するよう
    にする工程とを備えたことを特徴とする請求項1ないし
    16記載の半導体ウェーハの実装方法。
  18. 18.前記2枚の半導体ウェーハの対向する内側表面上
    に、半導体チップが対向するように実装する工程をさら
    に備えたことを特徴とする請求項17記載の半導体ウェ
    ーハの実装方法。
  19. 19.周縁部に端子が設けられた2枚の半導体ウェーハ
    を、スペーサを介して対向するように取り付けて半導体
    ウェーハ部を構成する工程と、前記2枚の半導体ウェー
    ハが対向している間に、端部に放熱用フィンを有し、前
    記半導体ウェーハが発生した熱を放熱するヒートパイプ
    を挿入する工程と、 前記端子をプリント配線基板上の回路パターンに電気的
    に接続し、前記半導体ウェーハが前記プリント配線基板
    上にほぼ垂直になるように実装する工程とを備えたこと
    を特徴とする半導体ウェーハの実装方法。
  20. 20.前記半導体ウェーハとして、外形の形状が長方形
    であるものを用いることを特徴とする請求項12ないし
    19のいずれかに記載の半導体ウェーハの実装方法。
  21. 21.前記半導体ウェーハの表面における部品が実装さ
    れていない領域に、補強用板を設ける工程をさらに備え
    たことを特徴とする請求項12ないし20のいずれかに
    記載の半導体ウェーハの実装方法。
JP2306448A 1990-11-13 1990-11-13 半導体装置及び半導体ウェーハの実装方法 Expired - Fee Related JPH0817221B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2306448A JPH0817221B2 (ja) 1990-11-13 1990-11-13 半導体装置及び半導体ウェーハの実装方法
US08/165,492 US5424917A (en) 1990-11-13 1993-12-13 Semiconductor device and method for mounting semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2306448A JPH0817221B2 (ja) 1990-11-13 1990-11-13 半導体装置及び半導体ウェーハの実装方法

Publications (2)

Publication Number Publication Date
JPH04177869A true JPH04177869A (ja) 1992-06-25
JPH0817221B2 JPH0817221B2 (ja) 1996-02-21

Family

ID=17957125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2306448A Expired - Fee Related JPH0817221B2 (ja) 1990-11-13 1990-11-13 半導体装置及び半導体ウェーハの実装方法

Country Status (2)

Country Link
US (1) US5424917A (ja)
JP (1) JPH0817221B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612852A (en) * 1994-03-02 1997-03-18 Sun Microsystems, Inc. Compact housing for a computer workstation
DE19749385C2 (de) * 1997-11-07 1999-08-26 Oce Printing Systems Gmbh Gerät mit mehreren Funktionseinheiten
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US10410779B2 (en) 2015-10-09 2019-09-10 Lexmark International, Inc. Methods of making physical unclonable functions having magnetic and non-magnetic particles
US20170100862A1 (en) 2015-10-09 2017-04-13 Lexmark International, Inc. Injection-Molded Physical Unclonable Function
US20190139909A1 (en) * 2017-11-09 2019-05-09 Lexmark International, Inc. Physical Unclonable Functions in Integrated Circuit Chip Packaging for Security

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132454A (ja) * 1984-07-24 1986-02-15 Nec Corp 半導体集積回路
JPS62293750A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 配線板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
JPS5915400A (ja) * 1982-07-16 1984-01-26 Canon Inc 振動検出装置
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US4697858A (en) * 1986-02-07 1987-10-06 National Semiconductor Corporation Active bus backplane
US4734825A (en) * 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
US4849858A (en) * 1986-10-20 1989-07-18 Westinghouse Electric Corp. Composite heat transfer means
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
US4872088A (en) * 1988-08-29 1989-10-03 Motorola, Inc. Radial mounting for stacked wafer modules with cooling
JP2626698B2 (ja) * 1989-06-15 1997-07-02 株式会社 グラフィコ 放射型・パラレル・システムバス
US4971570A (en) * 1989-08-31 1990-11-20 Hughes Aircraft Company Wedge clamp thermal connector
US5119273A (en) * 1990-01-29 1992-06-02 The United States Of America As Represented By The Secretary Of The Navy High speed parallel backplane

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132454A (ja) * 1984-07-24 1986-02-15 Nec Corp 半導体集積回路
JPS62293750A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 配線板およびその製造方法

Also Published As

Publication number Publication date
US5424917A (en) 1995-06-13
JPH0817221B2 (ja) 1996-02-21

Similar Documents

Publication Publication Date Title
US5444296A (en) Ball grid array packages for high speed applications
US4551787A (en) Apparatus for use in cooling integrated circuit chips
CN100380657C (zh) 多配置处理器-存储设备
US7433188B2 (en) Electronic package with direct cooling of active electronic components
JP4979768B2 (ja) 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法
JP3834023B2 (ja) インターフェイスモジュール付lsiパッケージ及びそれに用いるヒートシンク
JPH07202463A (ja) 電子回路モジュール
US5359493A (en) Three dimensional multi-chip module with integral heat sink
JP2002151640A (ja) 半導体装置
WO2025044067A1 (zh) 一种功率模组及其制作方法、功率设备
JPH0677354A (ja) 半導体装置
JPH077282A (ja) 回路部品をパックする装置
JP2016529729A (ja) 半導体ダイおよびパッケージジグソーサブマウント
JP2803603B2 (ja) マルチチップパッケージ構造
US5424917A (en) Semiconductor device and method for mounting semiconductor wafer
JPH06224338A (ja) 電子装置
JP2710986B2 (ja) 電子装置
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH0135484Y2 (ja)
JPH10261748A (ja) 半導体素子の実装構造
Herrell Multichip module technology at MCC
JP3640833B2 (ja) 高速信号処理装置
JP2001035964A (ja) 高密度ic実装構造
JPS63289847A (ja) Lsiパッケ−ジの放熱構造
JPH03250794A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees