JPH04180251A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】 この発明は、半導体集積回路に関するものである。 ［従来の技術］ 第３図は、従来の半導体集積回路の機能ブロックと信号
配線のレイアウトを示す平面図、第４図は第３図に示す
機能ブロックと電源配線のレイアウトを示す平面図、第
５図は第３図に示す基本セルの模式回路図である１図に
おいてｆｌ＋は基本セル、＋２１は信号配線、（３）は
電源配線、（４）は機能ブロック、（５）は配線領域、
（６）は”内部と電気的に接続されていない配線、Ｕ＞
は配線接続点である。第３図において基本セル（＋１　
を複数個組み合せた基本セル列を作り、上記基本セル列
を複数段並べて１機能ブロック（４）を構成する。上記
基本セル列間に配線領域（５）を設け、配線領域（５）
内に基本セル（１）間を接続する信号配線（２）を設け
である。 第４図において、機能ブロック（４）の側面に電源配線
（３）を設けである。 １１１５図において、基本セル（１）の上辺と下辺から
、基本セル（１）内部の信号配線（２）及び内部と電気
的に接続されていない配線【６）が基本セルＨ）の外部
に信号を引き出すことができ、基本セル（＋１の左辺と
右辺から基本セル（＋＋内部の電源配線（３）が、基本
セル（＋１の外部に引き出すことができる。 次に動作について説明する。基本セル＋１１は、基本セ
ル（１）の内部の信号配線（２）の信号を基本セル（り
の上辺と下辺から取り出せる様にレイアウドし、また、
基本セル（１）内の空領域を利用して基本セル（１）を
通り抜は可能な内部と電気的に接続されていない配線（
６）の信号を上辺と下辺から取り出せる。基本セル（１
）内に電源を供給するための電源配置３）を基本セル（
１）の右辺と左辺から電源を供給できる様に、電源配線
（３１を基本セル（１）の左右の横方向に配線し、基本
セル（１）を複数個組み合せて基本セル列を構成した時
に、電源配線（３）を配線して、基本セル（１）の横方
向に一直線にレイアウトできる。 これにより、基本セル（１）を組み合せて基本セル列を
構成する時に、電源配線（３）の基本セル＋１）閏での
接続について考慮することなく上記基本セル１１）を横
方向に配置することが可能である。 基本セル＋１）を組み合せた機能ブロック（４）への電
源の供給は、機能ブロック＋４１の左右側面に電源配線
（３）を上下に配線し、そこから各基本セル列へ電源配
線（３）を配電して、電源を供給する。 基本セル（１）の上辺と下辺から信号を取り出せる様に
レイアウトした基本セル＋１）内の信号配線（２）及び
内部と電気約６こ接続されていない配線（６）は、上記
基本セル列間に設けた配線領域（５）内の信号配線（２
）により、基本セルｆｉ１間で配線を接続する。 ［発明が解決しようとする課題］ 従来の機能ブロックは以上のように構成されているので
、基本セル内に設けた内部と電気的に接続されていない
配線の中で、使用されていないものが多数存在している
という問題点があった。 この発明は、上記のような問題点を解消するためになさ
れたもので、内部と電気的に接続されていない配線を有
効に使用することができるとともに、上記内部と電気的
に接続されていない配線を電源配線として使用すること
で、機能ブロックの左右の側面に設けている電源配線を
取り除くことができる半導体集積回路を得ることを目的
とする。 ［課題を解決するための手段］ この発明に係る半導体集積回路は、基本セルの内部と電
気的に接続されていない配線で、使用されていないもの
を電源配線として使用するとともに、機能ブロックの左
右の側面に配線していた電源配線を取り除くようにした
ものである。 〔作用〕 この発明における半導体集積回路は、基本セルの内部と
電気的に接続されていない配線を電源配線として使用す
ることで、機能ブロックの左右の側面に配線していた電
源配線を取り除くことができ、これによりチップ全体の
縮小化を図ることができる。 ［実施例］ 以下、この発明の一実施例を図について説明する。第１
図は１機能ブロックと電源配線のレイアウトを示す平面
図、第２図は第１図に示す基本セルの模式回路図である
０図において、（１）〜（６）。 （８）は第３図ないし第５図の従来例に示したものとｗ
４等であるので説明を省略する。（７）は配線接続穴で
ある。第１図において、基本セル（１１を組み合せた各
基本セル列の電源配線（３）の間の接続に基本セル列間
の配線領域（５）内に設けた電源配線（３）を用いる。 基本セルＴｌｌ内の電源配線（３）と基本セル（１）の
内部と電気的に接続されていない配線（６）の交差部に
配線接続穴（７）を設け、配線の接続を行う。 第２図において、基本セル［１１の上辺と下辺から、基
本セル（１）内部の信号配線（２）及び内部と電気的に
接続されていない配線（６）を基本セル（１１の外部に
引き出すことが出き、基本セル（１）の左辺と右辺から
基本セル（＋１内部の電源配線（３）が基本セル（１）
の外部に引き出すことができる。基本セル（＋１内部の
電源配線（３）と基本セル（１）の内部と電気的に接続
されていない配線（５）の交差部に配線接続穴（７）を
設ける。 次に、動作について説明する。基本セル（１）を複数組
み合せて作る機能ブロック（４）において、配線領域（
５）内の信号配線（２）は、配線領域（５）の配線密度
が中央部では大きく、左右側面に近づくにつれて小さく
なる。更に、基本セルＩｌｌ内には、基本セル（＋１の
内部と電気的に接続されていない配線（６）　を設ける
。 したがって、機能ブロック（４）の左右側面に近い基本
セル（１）は、中央部の基本セルｍに比べて、基本セル
（１）の内部と接続されていない配線＋６１が使用され
ない割合が大きくなる。そこで、この使用されていない
内部と電気的に接続されていない配線（６）　を用いて
、機能ブロック（４）の左右側面に設けていた電源配線
（３）の代りをすることで、この機能ブロック（４）の
左右側面に設けていた電源配線（３）を取り除くことが
できる０機能ブロック（４）の左右両辺に設けた電源配
線（３）の幅は、２０μｍぐらいであるから、２μｍの
信号配線（２）及び内部と電気的に接続されていない配
線（６）をそれぞれ１０本くらいづつ使用することで、
機能ブロック（４）の左右両側に設けていた電源配線（
３）の代りをすることができる０機能ブロック（４）は
数百から数千の基本セル＋１１から構成されており、１
つの基本セル（１）には、数本から１０数本の内部と電
気的に接続されていない配線（６）をレイアウトしてお
く、シたがって、信号配線（２）及び内部と電気的に接
続されていない配線（６）を使用して電源を配線するこ
とが可能である。また。 基本セルｉｌｌ　内の電源配線（３）及び信号配線（２
）として使用されていない内部と電気的に接続されてい
ない配線（６）は、異なる配置１ｍの配線を用いてレイ
アウトするので、異なる配線層間の絶縁層内に配線接続
穴（７）を設けて異なる配線層の配線を接続する。 【発明の効果］ 以上の様に、この発明によれば、機能ブロックの左右側
面に設けていた電源配線を信号配線及び内部と電気的に
接続されていない配線で構成したので、従来左右側面に
設けていた電源配線を取り除くことができ、しかも機能
ブロックのサイズは元のままで構成可能である。したが
って、チップサイズは小さくすることができ、高集積化
が可能となる効果がある。

【図面の簡単な説明】

第１図は、この発明に係る半導体集積回路の一実施例に
よる機能ブロックと電源配線のレイアウトを示す平面図
、第２図は第１図に示す基本セルの模式回路図、第３図
は、従来の機能ブロックと信号配線のレイアウトを示す
平面図、第４図は第３図に示Ｔｌｌ能ブロックと電源配
線のレイアウトを示す平面図、第５図は第３図に示す基
本セルの模式回路図である。 図において、（１１は基本セル、（２１は信号配線、（
３）は電源配線、（４）は機能ブロック、（５）は配線
領域、（６）は内部と電気的に接続されていない配線、
（７）は配線接続穴、（８）は配線接続点である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　複数の基本セルと信号配線と電源配線から成り、上記
   複数の基本セルを組み合せて構成する機能ブロックにお
   いて、上記機能ブロックの電源配線を上記基本セル内で
   内部の論理回路と電気的に接続されていない配線を使用
   して、上記機能ブロック内で配線したことを特徴とする
   半導体集積回路。