JPH04199540A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は多層配線構造を持つ半導体集積回路装置に関
し、特にそれぞれの機能を有した論理回路パターンセル
の半導体基板上の配置および論理回路パターンセル相互
間の配線を電算機による自動で行うスタンダードセル列
構造を提供するものである。

〔従来の技術〕

第３図は従来の２層アルミ配線か可能な半導体集積回路
装置の設計を、スタンダードセル列方式で行った結果て
きた複数段のスタンダードセル列（以下セル列と略す）
とセル間の配線を示す部分平面図である。

セル列１は複数個のセルフか連接配置されたものである
。配線領域８は図において垂直方向に配線された第１ア
ルミ２、水平方向に配線された第２アルミ３、第１アル
ミ２と第２アルミ３を接続するための第１コンタクト５
て構成されている。

第１アルミ２はセルフ内部に対し直接入出力する配線と
して使用されている。第２アルミ３は、垂直方向の配線
に使用する第１アルミ２とショートしないように水平方
向の配線として使用されている。

第４図はＮＡ、ＮＤの機能を備えたセルフの従来の構造
を示す平面図である。

セルフ内部に存在するトランジスタ素子間の信号伝搬は
、第１アルミ２および第２アルミ３を用いて行われてい
る。第１アルミ２と第２アルミ３を接続するために第１
コンタクト５を使用している。図において、第１アルミ
２は垂直方向、第２アルミ３は水平方向に配線されてい
る。

特に、セル外からセル内へ入力、又は、セル内からセル
外へ出力する信号伝搬配線には第１アルミ２か用いられ
ている。セル内では、一定の間隔て第１アルミ２の配線
か行われる。第４図に示すセルフは、５本の第１アルミ
ア配線をセル内で行えるか、使用されているのは３本で
ある。残り２本は、第１スルーピン９を設けることによ
り、電算機による自動配置配線時に、セル間の信号伝搬
配線として第１アルミ２を配線てきることを示している
。

ここでは、第１スルーピン９は、上下１個ずつを対にし
て２組設けられている。

第３図において、中央のセル列１を通り抜けている第１
アルミ２は、セルフ内の第１スルーピン９が利用された
結果配線されたものである。上セル列と中央セル列間の
配線領域８には、２段の第２アルミ配線が配線されてお
り、中央セル列と下セル列間の配線領域８には、１段で
２本の第２アルミ配線か配線されている。

尚、配線領域８の第１アルミ２および第２アルミ３の配
線は各々一定の間隔て行われている。

〔発明か解決しようとする課題〕

従来のセル列方式では設計した半導体集積回路装置は以
上のように構成されていたので、横方向に伸びたセル列
間の配線領域において、セル列と平行に配線される第２
アルミか僅な長さても配線されてしまえは、配線段数か
１段増えてしまい配線領域の面積利用効率か悪くなると
いう問題点かあった。

この発明は上記のような問題点を解消するためになされ
たちのて、セル列方式で設計を行う時、セル列間の配線
領域において、横方向に伸びたセル列と平行に複数段配
線されるアルミ配線の段数を減らすことによって、配線
領域を従来よりも小さくし、チップ面積の縮小化を図れ
るような半導体集積回路装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体集積回路装置は、複数個のセル列
か列状に複数段並び、セル列間に配線領域が設けられる
セル列方式において、第１の方向に第１と第３の金属配
線層を、第１の方向に垂直な第２の方向に第２の金属配
線層を配線しており、各セル列の端子間で第１と第３の
金属配線層を利用して行われる信号の入出力を、第１と
第２の金属配線層を接続するための第１コンタクト、お
よび第３と第２の金属配線層を接続するための第２コン
タクトを用いた配線領域を持たせるようにしたものであ
る。

〔作　用〕

この発明における第３の金属配線層は、複数段離れたセ
ル列間て配線接続が行われる場合、金属配線層を１面憎
やすことにより配線方向か横方向に伸びたセル列と平行
である金属配線層の配線領域における配線段数か減らさ
れ、従来の半導体集積回路装置よりも配線領域か小さく
なり、チップ面積を縮小できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体集積回路装置のセ
ル列とセル間の配線を示す部分平面図である。

なお、図中符号１〜３．５は前記従来のものと同等−も
ので、その説明は省略する。４は第３アルミ、６は第２
コンタクトである。

第１図に示す配線領域８は、図において垂直方向に配線
された第３アルミ４、第３アルミ４と第２アルミ３を接
続するための第２コンタクト６、第１アルミ２、第２ア
ルミ３、第１コンタクト５て構成されている。

第１アルミ２と第２アルミ３および第３アルミ４の配線
は、各々一定の間隔て行われ、特に第１アルミ２と第３
アルミ４は交互に配線されている。

第１了ルミ２はセルフへの入力信号の伝搬配線として使
用されており、第３アルミ４はセルフからの出力信号の
伝搬配線として使用されている。

第２アルミ３は第１アルミ２と第３アルミ４を相互に接
続するための配線として使用されている。

第２図はＮＡＮＤの機能を備えたセルフの一実施例であ
る平面図である。

セル内部に存在するトランジスタ素子間の信号伝搬は、
第１アルミ２と第２アルミ３および第３アルミ４を用い
て行われ、第３アルミ４と第２アルミ３を接続するため
に第２コンタクト６を使用している。図において、第３
アルミ４は垂直方向に配線されている。

ここでは、セル外からセル内への入力信号の伝搬配線に
は第１アルミ２か用いられ、セル内からセル外への出力
信号の伝搬配線には第３アルミ４か用いられている。

また、セル内では第１アルミ２と第３アルミ４か交互に
一定の間隔て配線か行われている。

第２図に示すセルフは、５本の第１アルミ配線と５本の
第３アルミ配線をセル内で行えるが、使用されているの
は２本の第１アルミ配線と１本の第３アルミ配線である
。未使用の３本の第１アルミ配線と４本の第３アルミ配
線は、電算機による自動配置配線時にセル間の信号伝搬
配線として使用か可能であり、第１アルミ配線が使える
ことを第１スルービン９て、第３アルミ配線か使えるこ
とを第２スルーピンｌＯにより示している。

なお、上記実施例では第１スルービン９および第２スル
ーピン】Ｏは上下１個ずつを対にしており、第１スルー
ビン９は３組、第２スルーピン１０は４組設けられた場
合を示しているか、第１スルービン９及び第２スルーピ
ン１０はセルの中央に１つ備えているに＋すであっても
構わない。

また、上記実施例では中央のセル列１を構成しているセ
ルフ内の第２スルーピン１０を使って、第３アルミ４を
セル間の信号配線として利用させており、上セル列と中
央セル列間の配線領域８において、１段に２本の第２ア
ルミ３を配線させている。こうすることにより、配線領
域の縮小化か図られている。

〔発明の効果〕

以上のようにこの発明によれば、セル列方式で設計した
３層の金属配線か可能な半導体集積回路装置において、
セル列間に存在する配線領域を縮小させることかでき、
半導体チップ面積か小さくなり、半導体集積回路装置の
歩留まりを向上させ、低コスト化につなかるなどの効果
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体集積回路装置
のセル列とその間の配線領域を示す部分平面図、第２図
は第１図の半導体集積回路装置をＮＡＮＤ機能のセルに
した場合の平面図、第３図は従来の半導体集積回路装置
のセル列とその間の配線領域を示す平面図、第４図は第
３図の半導体集積回路装置をＮＡＮＤ機能のセルにした
場合の平面図である。 図において、１はセル列、２は第１アルミ、３は第２ア
ルミ、４は第３アルミ、５は第１コンタクト、６は第２
コンタクト、７はセル、８は配線領域、９は第１スルー
ビン、１０は第２スルーピンを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代　　理　　人　　　大　　岩　　増　　雄第１弱 １７１クレｆリ　　　　４．第３アノＵミ　　　　７：
乞ル２：Ｍ１アルミ　　　５：＄１コ〉ククト　　　８
１ｆｆｌ矛象４自域３：ＭＺアノムミ　　　Δ：　ｚ２
コンククト第Ｚ図 第４図 ＩＮ３図 手続補正書（自発） 平成　　年　　月　　日

Claims (1)

【特許請求の範囲】
1. 複数個のスタンダードセルが列状に複数段並び、セル列
   間に配線領域が設けられるスタンダードセル方式におい
   て、第１の方向に第１と第３の金属配線層を、第１の方
   向に垂直な第２の方向に第２の金属配線層を備えたスタ
   ンダードセルと、第１の方向に第１と第３の金属配線層
   を、第２の方向に第２の金属配線層を配線しており、各
   スタンダードセルの端子間で第１と第３の金属配線層を
   利用して行われる信号の入出力を、第１と第２の金属配
   線層を接続するための第１コンタクトおよび第３と第２
   の金属配線層を接続するための第２コンタクトを用いた
   配線領域を持ったことを特徴とする半導体集積回路装置
   。