JPH0418034Y2 - - Google Patents
Info
- Publication number
- JPH0418034Y2 JPH0418034Y2 JP8674386U JP8674386U JPH0418034Y2 JP H0418034 Y2 JPH0418034 Y2 JP H0418034Y2 JP 8674386 U JP8674386 U JP 8674386U JP 8674386 U JP8674386 U JP 8674386U JP H0418034 Y2 JPH0418034 Y2 JP H0418034Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- lines
- input
- scanning
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
イ 産業上の利用分野
本考案はマイクロコンピユータ等によつて制御
される機器、例えば複写機とからフアクシミリ等
において、操作用のキーボードからの信号とか
種々な条件信号をマイクロコンピユータに入力す
るための入力回路に関する。
される機器、例えば複写機とからフアクシミリ等
において、操作用のキーボードからの信号とか
種々な条件信号をマイクロコンピユータに入力す
るための入力回路に関する。
ロ 従来の技術
上述した入力回路としては通常マトリクス回路
が用いられている。第２図はマトリクス回路の基
本型を示す。DO，Ｄ１〜Ｄ３は出力線、SO，Ｓ
１〜Ｓ５はマトリクス走査線で、上記両群の線の
間を接続するようにスイツチが設けられている。
走査線Ｓ０，Ｓ１，Ｓ２に接続されているスイツ
チTOO〜Ｔ２３は条件入力スイツチで装置内の
種々な条件の成立によつて導通せしめられる。走
査線Ｓ３〜Ｓ５に接続されているスイツチＴ３０
〜Ｔ５３はキーボードのキ操作によつて導通せめ
られるスイツチである。走査線Ｓ０〜Ｓ５には第
３図のタイムチヤートで示すように順次走査パル
スＰ０〜Ｐ５が印加され、マイクロコンピユータ
は夫々の走査パルスが印加されているタイミング
で出力線Ｄ０〜Ｄ３のレベルのハイ、ローの状態
を読込み、このようにして条件信号及び操作信号
がマイクロコンピユータに入力される。このよう
な構成で第２図に示されているように条件入力ス
イツチＴ０３及びキ−ボードの操作入力スイツチ
Ｔ３０，Ｔ３３が導通している場合、走査パルス
POのタイミングでは出力線はＤ３のみがＨつま
り出力状態は（0001）であり、Ｐ１，Ｐ２のタイ
ミングでは出力状態は全て（0000）で、Ｐ３のタ
イミングでは（1001）となるべきである。所が図
に矢印で示すような導通経路が形成されているた
め、Ｐ０のタイミングでの出力状態は（1001）と
なつてマイクロコンピユータは誤つた条件を読込
むことになる。
が用いられている。第２図はマトリクス回路の基
本型を示す。DO，Ｄ１〜Ｄ３は出力線、SO，Ｓ
１〜Ｓ５はマトリクス走査線で、上記両群の線の
間を接続するようにスイツチが設けられている。
走査線Ｓ０，Ｓ１，Ｓ２に接続されているスイツ
チTOO〜Ｔ２３は条件入力スイツチで装置内の
種々な条件の成立によつて導通せしめられる。走
査線Ｓ３〜Ｓ５に接続されているスイツチＴ３０
〜Ｔ５３はキーボードのキ操作によつて導通せめ
られるスイツチである。走査線Ｓ０〜Ｓ５には第
３図のタイムチヤートで示すように順次走査パル
スＰ０〜Ｐ５が印加され、マイクロコンピユータ
は夫々の走査パルスが印加されているタイミング
で出力線Ｄ０〜Ｄ３のレベルのハイ、ローの状態
を読込み、このようにして条件信号及び操作信号
がマイクロコンピユータに入力される。このよう
な構成で第２図に示されているように条件入力ス
イツチＴ０３及びキ−ボードの操作入力スイツチ
Ｔ３０，Ｔ３３が導通している場合、走査パルス
POのタイミングでは出力線はＤ３のみがＨつま
り出力状態は（0001）であり、Ｐ１，Ｐ２のタイ
ミングでは出力状態は全て（0000）で、Ｐ３のタ
イミングでは（1001）となるべきである。所が図
に矢印で示すような導通経路が形成されているた
め、Ｐ０のタイミングでの出力状態は（1001）と
なつてマイクロコンピユータは誤つた条件を読込
むことになる。
上述した問題を解消するため通常は第４図に示
すように各スイツチと直列にダイオードｄを入れ
て、他の走査線のスイツチのON，OFFの干渉を
受けないようにしている。或いはこの構成では多
数のダイオードが必要となるので、第５図に示す
ように出力線を条件入力群Ｄ０〜Ｄ３とキーボー
ド入力群Ｄ４〜Ｄ７に分け、ダイオードｄは走査
線Ｓ０〜Ｓ２と条件出力線Ｄ０〜Ｄ３との間のみ
に入れることで、ダイオードの数を半減させるこ
とが行われている。
すように各スイツチと直列にダイオードｄを入れ
て、他の走査線のスイツチのON，OFFの干渉を
受けないようにしている。或いはこの構成では多
数のダイオードが必要となるので、第５図に示す
ように出力線を条件入力群Ｄ０〜Ｄ３とキーボー
ド入力群Ｄ４〜Ｄ７に分け、ダイオードｄは走査
線Ｓ０〜Ｓ２と条件出力線Ｄ０〜Ｄ３との間のみ
に入れることで、ダイオードの数を半減させるこ
とが行われている。
ハ 考案が解決しようとする問題点
上述した第５図の構成は必要なダイオードの数
は減らせるが出力線が２組必要となり、条件入力
かキーボード入力かは走査パルスのタイミングで
区別されているのに、マイクロコンピユータでは
走査パルスのタイミングによつてＤ０〜Ｄ３の群
の出力状態を読込み或はＤ４〜Ｄ７の群の出力状
態を読込まねばならないので、出力線群の選択切
換え手段が必要となると云う問題がある。本考案
はダイオードの必要数を余り増すことなしに、第
５図に示す従来例の持つ上述問題点を解消しよう
とするものである。
は減らせるが出力線が２組必要となり、条件入力
かキーボード入力かは走査パルスのタイミングで
区別されているのに、マイクロコンピユータでは
走査パルスのタイミングによつてＤ０〜Ｄ３の群
の出力状態を読込み或はＤ４〜Ｄ７の群の出力状
態を読込まねばならないので、出力線群の選択切
換え手段が必要となると云う問題がある。本考案
はダイオードの必要数を余り増すことなしに、第
５図に示す従来例の持つ上述問題点を解消しよう
とするものである。
ニ 問題点解決のための手段
第１図に示すように入力マトリクス回路を条件
入力マトリクスＣとキーボード入力マトリクスＫ
とに分けて構成し、両者のマトリクスの出力線を
ダイオードＲ１〜Ｒ４を介して接続し、両マトリ
クス共通の出力線に出力信号を出すようにした。
入力マトリクスＣとキーボード入力マトリクスＫ
とに分けて構成し、両者のマトリクスの出力線を
ダイオードＲ１〜Ｒ４を介して接続し、両マトリ
クス共通の出力線に出力信号を出すようにした。
ホ 作用
今キーボード入力マドリクスの走査線Ｓ３２接
続されているスイツチＴ３０とＴ３３が導通され
ているとき条件入力マトリクスのスイツチＴ０３
が導通し、走査線Ｓ０に走査パルスが印加された
場合、第２図の例では本来の出力状態は（0001）
であるべき所が（1001）となつた。本考案の場合
マトリクスＣ、Ｋは別になつているからそのよう
な他の走査線における入力状態の干渉は受けな
い。即ち走査線Ｓ０−スイツチＴ０３−出力線Ｄ
３−出力線Ｄ７−スイツチＴ３３−走査線Ｓ３−
スイツチＴ３０−出力線Ｄ４−出力線Ｄ０のルー
トは出力線Ｄ３とＤ７との間のダイオードによつ
て遮断され、上記した廻り込み回路は形成されな
い。
続されているスイツチＴ３０とＴ３３が導通され
ているとき条件入力マトリクスのスイツチＴ０３
が導通し、走査線Ｓ０に走査パルスが印加された
場合、第２図の例では本来の出力状態は（0001）
であるべき所が（1001）となつた。本考案の場合
マトリクスＣ、Ｋは別になつているからそのよう
な他の走査線における入力状態の干渉は受けな
い。即ち走査線Ｓ０−スイツチＴ０３−出力線Ｄ
３−出力線Ｄ７−スイツチＴ３３−走査線Ｓ３−
スイツチＴ３０−出力線Ｄ４−出力線Ｄ０のルー
トは出力線Ｄ３とＤ７との間のダイオードによつ
て遮断され、上記した廻り込み回路は形成されな
い。
ヘ 実施例
第１図は本考案の一実施例を示す。Ｃは条件入
力マトリクスで出力線Ｄ０，Ｄ１〜Ｄ３及び走査
線Ｓ０，Ｓ１，Ｓ２で構成され、両線間にはダイ
オードｄが直列接続された条件入力スイツチＴ０
０〜Ｔ２３が接続してある。Ｋはキーボード入力
マトリクスで出力線Ｄ４〜Ｄ７と走査線Ｓ３〜Ｓ
５とで構成され、これら両線間にはキーボード入
力スイツチＴ３０〜Ｔ５３が接続されており、こ
れらのスイツチにはダイオードは接続されていな
い。マトリクスＫの出力線Ｄ４はダイオードＲ１
を介してマトリクスＣの出力線Ｄ０に接続され、
同様にして出力線Ｄ５はダイオードＲ２を介して
出力線Ｄ１に出力線Ｄ６はＲ３を介してＤ２にＤ
７はＲ４を介してＤ３に夫々接続され、出力線Ｄ
０〜Ｄ３の延長が両マトリクス共通の出力端子Ｂ
０，Ｂ１〜Ｂ３となり、Ｂ０〜Ｂ３の出力状態が
マイクロコンピユータに読込まれる。
力マトリクスで出力線Ｄ０，Ｄ１〜Ｄ３及び走査
線Ｓ０，Ｓ１，Ｓ２で構成され、両線間にはダイ
オードｄが直列接続された条件入力スイツチＴ０
０〜Ｔ２３が接続してある。Ｋはキーボード入力
マトリクスで出力線Ｄ４〜Ｄ７と走査線Ｓ３〜Ｓ
５とで構成され、これら両線間にはキーボード入
力スイツチＴ３０〜Ｔ５３が接続されており、こ
れらのスイツチにはダイオードは接続されていな
い。マトリクスＫの出力線Ｄ４はダイオードＲ１
を介してマトリクスＣの出力線Ｄ０に接続され、
同様にして出力線Ｄ５はダイオードＲ２を介して
出力線Ｄ１に出力線Ｄ６はＲ３を介してＤ２にＤ
７はＲ４を介してＤ３に夫々接続され、出力線Ｄ
０〜Ｄ３の延長が両マトリクス共通の出力端子Ｂ
０，Ｂ１〜Ｂ３となり、Ｂ０〜Ｂ３の出力状態が
マイクロコンピユータに読込まれる。
第２図によつて説明したのと同様にして走査線
Ｓ０〜Ｓ５には第３図のタイムチヤートで示され
る走査パルスＰ０〜Ｐ５が順次印加され、夫々の
走査パルスのタイミングで出力線Ｄ０〜Ｄ３の出
力状態がマイクロコンピユータに読込まれる。キ
ーボード入力は一時にキーボード入力マトリクス
の一本の走査線上のスイツチがON、OFF設定さ
れ、同一のタイミングで複数本の走査線上のスイ
ツチがONになることはなく、この実施例の場
合、一本の走査線上のスイツチのON，OFF状態
で16種類の入力ができ３本の走査線で48種類の入
力ができる。
Ｓ０〜Ｓ５には第３図のタイムチヤートで示され
る走査パルスＰ０〜Ｐ５が順次印加され、夫々の
走査パルスのタイミングで出力線Ｄ０〜Ｄ３の出
力状態がマイクロコンピユータに読込まれる。キ
ーボード入力は一時にキーボード入力マトリクス
の一本の走査線上のスイツチがON、OFF設定さ
れ、同一のタイミングで複数本の走査線上のスイ
ツチがONになることはなく、この実施例の場
合、一本の走査線上のスイツチのON，OFF状態
で16種類の入力ができ３本の走査線で48種類の入
力ができる。
ト 効果
本考案マトリクス入力回路は上述したような構
成で、条件入力とキーボード入力とマトリクスを
別にしたから相互干渉を防ぐためのダイオードの
数は従来例と略同じで、出力線が両マトリクス共
用になつたからコンピユータが両マトリクスの出
力状態を読込むに当つて両マトリクスの選択切換
え手段が不要であり、従来例に比し安価でかつ装
置へ組込む場合、取付けスペースの面でも場所を
取らず有利である。
成で、条件入力とキーボード入力とマトリクスを
別にしたから相互干渉を防ぐためのダイオードの
数は従来例と略同じで、出力線が両マトリクス共
用になつたからコンピユータが両マトリクスの出
力状態を読込むに当つて両マトリクスの選択切換
え手段が不要であり、従来例に比し安価でかつ装
置へ組込む場合、取付けスペースの面でも場所を
取らず有利である。
第１図は本考案の一実施例の回路図、第２図は
入力マトリクス回路の基本型の回路図、第３図は
入力マトリクス回路の走査パルスのタイムチヤー
ト、第４図は従来の入力マトリクス回路の一例の
回路図第５図は他の従来例の回路図である。 Ｃ……条件入力マトリクス、Ｋ……キーボード
入力マトリクス、Ｓ０，Ｓ１〜Ｓ５……走査線、
Ｄ０，Ｄ１〜Ｄ７……条件入力マトリクス及びキ
ーボード入力マトリクスの出力線、Ｂ０，Ｂ１〜
Ｂ３……両マトリクス共通の出力端子。
入力マトリクス回路の基本型の回路図、第３図は
入力マトリクス回路の走査パルスのタイムチヤー
ト、第４図は従来の入力マトリクス回路の一例の
回路図第５図は他の従来例の回路図である。 Ｃ……条件入力マトリクス、Ｋ……キーボード
入力マトリクス、Ｓ０，Ｓ１〜Ｓ５……走査線、
Ｄ０，Ｄ１〜Ｄ７……条件入力マトリクス及びキ
ーボード入力マトリクスの出力線、Ｂ０，Ｂ１〜
Ｂ３……両マトリクス共通の出力端子。
Claims (1)
- 条件入力マトリクスとキーボード入力マトリク
スとを夫々の走査線及び出力線を別にして構成
し、上記両マトリクスの対応順位の出力線をダイ
オードを介して接続し、その接続端を両マトリク
ス共通の出力端子とした入力マトリクス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674386U JPH0418034Y2 (ja) | 1986-06-06 | 1986-06-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674386U JPH0418034Y2 (ja) | 1986-06-06 | 1986-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62199844U JPS62199844U (ja) | 1987-12-19 |
| JPH0418034Y2 true JPH0418034Y2 (ja) | 1992-04-22 |
Family
ID=30943334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8674386U Expired JPH0418034Y2 (ja) | 1986-06-06 | 1986-06-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418034Y2 (ja) |
-
1986
- 1986-06-06 JP JP8674386U patent/JPH0418034Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62199844U (ja) | 1987-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63118856A (ja) | シリアル・バス・インタフエ−ス回路 | |
| US4937464A (en) | Modular jack with loop testing switch | |
| US6191709B1 (en) | Keyboard with separated keyboard frames and portable computer having the same | |
| CA2084341C (en) | Redundancy system switching control system | |
| JPH0454514Y2 (ja) | ||
| US5416474A (en) | Communication network including tie bus with inherent or device between two tie bus conductors | |
| JPH024030A (ja) | キーボード装置 | |
| SU1166129A1 (ru) | Устройство дл св зи независимо работающих подсистем обработки данных | |
| JPH02121049A (ja) | 入出力装置 | |
| JP3103809B2 (ja) | 抵抗アレイ | |
| JP2632413B2 (ja) | 共通線信号装置 | |
| JPS62209608A (ja) | 制御装置 | |
| JPH0713917A (ja) | 構成変更システム | |
| JPS61256426A (ja) | スイツチ信号出力合成方式 | |
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| KR0158839B1 (ko) | 직렬 통신 라인의 셧 다운 방지 회로 | |
| KR0145874B1 (ko) | 작동판넬의 키수 확장회로 | |
| JP2548023Y2 (ja) | キー入力装置 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JPH01220515A (ja) | キーマトリクス装置 | |
| JPH0590755U (ja) | キーマトリックス回路 | |
| JPS60225299A (ja) | 入出力装置 | |
| JPH0137010B2 (ja) | ||
| JPS58125160A (ja) | マイクロコンピユ−タ制御回路 | |
| JPS60175135A (ja) | キ−スキヤン回路 |