JPH04180420A - データ受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、伝送路を介してディジタル信号の送受信を行
う通信システム等に用いられ、該伝送路から伝搬されて
きたパルスデータの再生等を行うデータ受信回路に関す
るものである。

（従来の技術） 従来、この種の分野の技術としては、山下著、「やさし
いディジタル伝送」改定２版（平１−４−５）電気通信
協会、Ｐ、１２５−１２９に記載されるものがあった。

以下、その構成を図を用いて説明する。

第２図は、従来のデータ受信回路の一構成例を示す構成
ブロック図である。

このデータ受信回路は、伝送路を介して、入力データＤ
Ｉを送出する図示しないデータ送信回路に接続され、伝
搬されてきた減衰したパルス状の入力データＤＩをパル
スの有無が判定できる程度まで増幅する等化増幅を行う
等化増幅回路１０を有している。そして、等化増幅回８
１０の出力側がタイミング回路２０に接続されている。

タイミング回路２０は等化増幅回路１０の出力からクロ
ック成分を抽出してパルスの有無を判定する時点を設定
するタイミングパルスＣＰを出力する機能を有する。そ
して、等化増幅回路１０及びタイミング回路２０の出力
側が識別再生回路３０に接続されている。

識別再生回路３０は、タイミングパルスＣＰのタイミン
グで等化増幅回Ｂ１０の出力波形の振幅を測定し、その
測定値が所定の識別レベルを超えた場合に再生データＤ
ｏを発生する識別再生処理を行う機能を有している。

次に動作を説明する。

等化増幅回路１０に入力データＤＩが入力されると、そ
の入力データＤＩは等化増幅されて波形の歪みが補正さ
れる。その後、タイミング回ＦＩ！１２０でタイミング
パルスＣＰが生成され、そのタイミングパルスＣＰのタ
イミングで識別再生部Ｂ３０によって等化増幅回路１０
の出力波形が識別再生されて再生データＤＯとして出力
される。

（発明が解決しようとする課題） しかしながら、上記構成のデータ受信回路では、次のよ
うな課題があった。

入力データＤＩが伝送路を伝搬中に妨害雑音等の外乱を
受けた場合、時間的な揺らぎが発生してパルス振幅等の
乱れ（以下、ジッタという）が生ずる。送出時の入力デ
ータＤＩと等しい再生データＤＯを再生するため、タイ
ミング回路２０はこのジッタに対して追従することが望
まれる一方、その出力であるタイミングパルスＣＰをジ
ッタの少ないパルスにする必要があるという２つの相反
する特性が要求される。

従って、タイミンク回路２０が複雑な構成となり、さら
に高精度の部品が必要となる。そのため、コスト高にな
り、しかも回路形成面積が増大するという問題があった
。

本発明は前記従来技術の持っていた課題として、コスト
高なる点及び回路形成面積が増大する点について解決し
たデータ受信回路を提供するものである。

（課題を解決するための手段） 本発明は、前記課題を解決するために、伝送路を介して
伝搬されジッタを含む所定のクロック成分を有する入力
データを等化増幅する等化増幅回路と、前記等化増幅回
路の出力側に接続され前記クロック成分に応じたタイミ
ングパルスを出力するタイミング回路と、前記クロック
パルスに基づき前記等化増幅回路の出力を識別再生する
識別再生回路とを、備えたデータ受信回路において、前
記タイミング回路は、前記クロック成分を抽出して第１
のクロックを出力するクロック抽出回路と、前記第１の
クロック中の前記ジッタを除去して第２クロックを出力
するジッタ除去回路とを備え、前記識別再生回路は、前
記第１のクロックに基づき前記等化増幅回路の出力を識
別再生する第１の識別再生部と、前記第２のクロックに
基づき前記第１の識別再生部の出力を識別再生する第２
の識別再生部とを、設けたものである。

（作用） 本発明は、以上のようにデータ受信回路を構成したので
、クロック抽出回路はジッタを含んだ第１のクロックを
第１の識別再生部へ出力し、ジッタに追従したタイミン
グで等化増幅回路の出力を識別再生させる。ジッタ除去
回路は、第１のクロック中のジッタを除去した第２のク
ロックを第２の識別再生部へ出力し、ジッタに影響され
ないタイミングで第１の識別再生部の再生出力を再び識
別再生させる。これにより、簡単な回ＩＩ！１楕成のタ
イミング回路でジッタが除去された再生データが得られ
る。

したがって、前記課題を解決できるのである。

（実施例） 第１図は、本発明の第１の実施例を示すデータ受信回路
の構成ブロック図である。

このデータ受信回路は、減衰劣化した入力データＤＩの
波形を送信時のパルスと同一のものに再生する再生中継
用に用いられる。そして、同軸ケーブル等の伝送路を介
して伝搬されジッタを含んだ所定のクロック成分を有す
る入力データＤＩを入力するための入力端子５０を有し
ている。その入力端子５０が等化増幅回路５１の入力側
に接続されている。この等化増幅回路５１は、第２図に
示す従来装置と同様に入力データＤＩをパルスの有無が
判定できる程度まで増幅する等化増幅を行い、出力Ｓ５
１を出力する機能を有する。さらに、等化増幅回路５１
の出力側にはタイミング回路５２が接続されている。

タイミング回路５２は、出力Ｓ５１からクロック成分を
抽出して第１のクロックＣＫ１を出力するクロック抽出
回路５２ａと、第１のクロックＣＫ１中のジッタを除去
して第２クロックＣＫ２を出力するタンク回路等のジッ
タ除去回路５２ｂとで構成されている。

さらに、識別再生回路５３は、第１のクロックＣＫ１に
基づき等化増幅回路５１の出力Ｓ５１を識別再生する第
１の識別再生部５３ａと、第２のクロックＣＫ　２に基
づき第１の識別再生部５３ａの再生出力５５３ａＦ！：
別再生する第２の識別再生部５３ｂとで、構成されてい
る。そして、第２の識別再生部５３ｂが再生データＤｏ
出力用の出力端子５４に接続されている。ここで、第１
及び第２の識別再生部５３ａ、５３ｂはＤ型フリップフ
ロップによってそれぞれ構成されている。

次に、以上のように構成されるデータ受信回路の動作を
説明する。

伝送路から入力端子５０にジッタ成分を含んだ入力デー
タＤＩが入力されると、その入力データＤＩは等化増幅
回路５１においてパルスの有無が判定できる程度まで増
幅されて（等化増幅）、波形が整形される。その際、等
化増幅凹Ｈ５１では、次のような作用が行われる。

（１）伝送路での減衰量は入力データＤＩの周波数によ
って異なるため、このような伝送路の特性を補償する。

（２）識別誤りが起きないように信号対雑音比（Ｓ／Ｎ
）を最大にする。

その後、等化増幅回路５１の出力Ｓ５１は第１の識別再
生部５３ａ及びクロック抽出回ｎ　５２　ａに入力され
る。第１の識別再生部５３ａに入力される出力Ｓ５１は
前記ジッタ成分を含んだままであるので、第１の識別再
生部５３ａに入力される第１のクロックＣＫ１は、その
ジッタ成分に追従している必要がある。

そのため、クロック抽出回路５２ａは、前述したように
、入力される出力Ｓ５１のジッタ成分に追従する特性を
有し、そのジッタ成分に追従したクロック成分を出力Ｓ
５１から抽出して第１のクロックＣＫ１を生成する。第
１の識別再生部５３ａは、出力Ｓ５１を第１のクロック
ＣＫ１を用いて識別再生を施して波形再生を行う。その
際、第１のクロックＣＫ１のタイミングで出力Ｓ５１の
波形振幅を測定し、その測定値が所定の識別レベルを超
え、且つ振幅が最大になるパルスの中央付近で再生出力
５５３ａを発生させる。そして、再生出力５５３ａを次
段の第２の識別再生部５３ｂへ送出する。

一方、ジッタ除去回路５２ｂはジッタ成分を含んだ第１
のクロックＣＫｉを入力し、そのジッタ成分を積分処理
等を施して除去して第２のクロックＣＫ　２を出力端子
５５及び第２の識別再生部５３ｂへ出力する。第２の識
別再生部５３ｂはジッタ成分が含まれた再生出力５５３
ａを入力し、ジッタ成分を除去した第２のクロックＣＫ
２のタイミングで出力５５２ａの波形再生を行い、ジッ
タ成分が除去された再生データＤｏを出力端子５４へ出
力する。

本実施例は、次のような利点を有する。

タイミング回路５２をクロック抽出回ｆ４５２　ａとジ
ッタ除去回路５２ｂとに分けて構成したので、伝送路か
らのジッタに追従でき、しかも、タイミング回８５２の
出力にはジッタの少ない第２のクロックＣＫ２を得るこ
とができる。これにより、タイミング回［５２の構成を
簡単化できると共に、クロック抽出部５３ａはＬＳＩ化
が可能であるため、小型で安価な装置化が可能となる。

第３図は、本発明の第２の実施例を示すデータ受信回路
の構成ブロック図であり、第１図の要素と共通の要素に
は同一の符号が付されている。

このデータ受信回路は第１の実施例と同一構成である等
化増幅回路５１、クロック抽出回路５２ａ、ジッタ除去
口８５２ｂ及び第１の識別再生部５３ａを有する他、次
のような構成要素を設けている。即ち、クロック抽出回
Ｆｌａｔ　５２　ａとジッタ除去口１５２ｂとの間に第
１のクロックＣＫ１をＮ分周する分周器５２ｃを設け、
さらに、第１の識別再生部５３ａの出力側に再生出力５
５３ａをシリアル／パラレル変換するシリアル／パラレ
ル変換回路５３ｃを設けている。そして、第２の識別再
生部５３ｂに代えて、シリアル／パラレル変換口Ｎｔ　
５３　ｃの出力側に接続された第２の識別再生部５３ｂ
−１〜５３ｂ−ｎが設けられている。

次に動作を説明する。

ジッタ成分を含んだ入力データＤＩが入力端子５０に入
力された後、等化増幅回路５１、クロック抽出回路５２
ａ及び第１の識別再生部５３ａでは、第１の実施例と同
様の動作をする。

クロック抽出回８５２　ａから出力された第１のクロッ
クＣＫ１は、分周器５２ｃによってＮ分周されてジッタ
除去口１５２ｂに入力される。ジッタ除去口ｎ５２ｂは
、分周器５２ｃの出力がらジッタ成分を除去して第２の
クロックＣＫ２を第２の識別再生部５３ｂ−１，５３ｂ
−２〜５３ｂ−ｎへそれぞれ出力する。

一方、第１の識別再生部５３ａの再生出力５５３ａは、
シリアル／パラレル変換回路５３ｃによってシリアル／
パラレル変換されＮ本のパラレルデータに変換される。

そして、そのＮ本のパラレルデータは、各識別再生部５
３ｂ−１，５３ｂ−２〜５３ｂ−ｎへそれぞれ出力され
る。その結果、第２の識別再生部５３ｂ−１，５３ｂ−
２〜５３ｂ−ｎの出力（則より、第２のクロックＣＫ２
に同期した前記ジッタ成分を含まない再生データＤ。

が出力端子５４から出力される。

本実施例は、次のような利点を有している。

分周器５２ｃ及びシリアル／パラレル変換回路５３ｃを
設けたので、数百Ｍ　ｂ　ｐ　ｓの高速なシリアル信号
が入力される場合にも適用可能であり、この場合、ジッ
タ除去口Ｒ５２ｂは、数百ＭＨｚ対応の高価な部品によ
る回路構成でなく、数十ＭＨｚの比較的安価な、しかも
周波数可変幅の狭い電圧制御水晶発振器等で容易に構成
できる。

（発明の効果） 以上詳細に説明したように、本発明によれば、クロック
抽出回路によって生成されたジッタ除去前の第１のクロ
ックに基づき第１の識別再生部で第１回目の識別再生を
行い、ジッタ除去回路によって生成されたジッタ除去後
の第２のクロックに基づき第２の識別再生部で第２回目
の識別再生を行うようにしなので、従来装置のように高
精度の部品を使用することなく、タイミング回路を構成
することができる。これにより、タイミング回路の構成
が簡単化され、データ受信回路の小型化及び低コスト化
が可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のデータ受信回路の構成
ブロック図、第２図は従来のデータ受信回路の構成ブロ
ック図、第３図は本発明の第２の実施例のデータ受信回
路の構成ブロック図である。 ５１・・・・・・等化増幅回路、５２・・・・・・タイ
ミング回路、５２ａ・・・・・・クロック抽出回路、５
２ｂ・・・・・・ジッタ除去回路、５３・・・・・・識
別再生回路、５３ａ。 ５３ｂ・・・・・・第１及び第２の識別再生部、ＤＩ・
曲・入カテ′−タ。

Claims (1)

1. 【特許請求の範囲】 １、伝送路を介して伝搬されジッタを含む所定のクロッ
   ク成分を有する入力データを等化増幅する等化増幅回路
   と、 前記等化増幅回路の出力側に接続され前記クロック成分
   に応じたタイミングパルスを発生するタイミング回路と
   、 前記クロックパルスに基づき前記等化増幅回路の出力を
   識別再生する識別再生回路とを、 備えたデータ受信回路において、 前記タイミング回路は、 前記クロック成分を抽出して第１のクロックを出力する
   クロック抽出回路と、 前記第１のクロック中の前記ジッタを除去して第２クロ
   ックを出力するジッタ除去回路とを備え、前記識別再生
   回路は、 前記第１のクロックに基づき前記等化増幅回路の出力を
   識別再生する第１の識別再生部と、前記第２のクロック
   に基づき前記第１の識別再生部の出力を識別再生する第
   ２の識別再生部とを、備えたことを特徴とするデータ受
   信回路。