JPH04181710A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04181710A JPH04181710A JP2308939A JP30893990A JPH04181710A JP H04181710 A JPH04181710 A JP H04181710A JP 2308939 A JP2308939 A JP 2308939A JP 30893990 A JP30893990 A JP 30893990A JP H04181710 A JPH04181710 A JP H04181710A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- type
- semiconductor device
- chip
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
- H10W46/403—Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１枚のウェハ内に複数品種のＩＣを含んだ半
導体装置に関するものである。
導体装置に関するものである。
本発明は、１枚のウェハ内の各品種別に品種判別用の素
子を設けたものである。
子を設けたものである。
一般に半導体ＩＣでは１枚のウェハ上に同一機能を有す
る複数個のブロックを形成する。このブロックはウェハ
状態でそのブロック毎に電気的特性、外観等を検査され
た後、ブロック毎に分断され、複数個のＩＣチップとな
る。この個々のＩＣチップがダイボンド、ワイヤボンド
等の工程を経て１個のＩＣとなるものである。つまり、
１枚のウェハを処理すると、複数個のＩＣが完成する。
る複数個のブロックを形成する。このブロックはウェハ
状態でそのブロック毎に電気的特性、外観等を検査され
た後、ブロック毎に分断され、複数個のＩＣチップとな
る。この個々のＩＣチップがダイボンド、ワイヤボンド
等の工程を経て１個のＩＣとなるものである。つまり、
１枚のウェハを処理すると、複数個のＩＣが完成する。
このことが、半導体ＩＣの大きな特徴である。
しかし、最近ＡＳＩＣを中心として、多品種少量生産が
必要なとき、また、開発時において数量を多く必要とし
ないとき、１枚のウェハ上に機能の異なる複数種類のブ
ロックを形成することが行われるようになってきた。つ
まり、１枚のウェハを処理することで、複数種類のＩＣ
を作るようになってきた。
必要なとき、また、開発時において数量を多く必要とし
ないとき、１枚のウェハ上に機能の異なる複数種類のブ
ロックを形成することが行われるようになってきた。つ
まり、１枚のウェハを処理することで、複数種類のＩＣ
を作るようになってきた。
このようになってくると、ウェハ状態で電器的特性を測
定して選別を行うとき、そこのブロックに応じた測定法
を行う必要性がでてくる。
定して選別を行うとき、そこのブロックに応じた測定法
を行う必要性がでてくる。
これに対応して従来は、あらかじめ機能毎のブロック（
チップ）の位置を定めておき、その位置に応じた測定仕
様で選別するという方法を採っていた。
チップ）の位置を定めておき、その位置に応じた測定仕
様で選別するという方法を採っていた。
その方法は概略以下のとおりである。一般的には、ウェ
ハ状態での選別にはウェハプローバを使用し、その制御
及び選別の為の測定にはＩＣテスタが用いられる。まず
、ＩＣテスタにあらかじめ。
ハ状態での選別にはウェハプローバを使用し、その制御
及び選別の為の測定にはＩＣテスタが用いられる。まず
、ＩＣテスタにあらかじめ。
ウェハ内での複数品種の位置を、記憶させておき。
ブロービングの際はその位置−品種情報をつきあわせ、
その品種にあった測定仕様で測定する。
その品種にあった測定仕様で測定する。
しかし、前述の方法では、ウェハ内での各品種の位置を
正確に対応させる必要があり、ウェハプローバ等にも、
高級機能の付加された。正確なものが求められるという
欠点をもっていた。
正確に対応させる必要があり、ウェハプローバ等にも、
高級機能の付加された。正確なものが求められるという
欠点をもっていた。
本発明は、この欠点を解決するため、簡単な方法で各位
置毎の品種情報がわかるようにする方法も提供すること
を目的とする。
置毎の品種情報がわかるようにする方法も提供すること
を目的とする。
本発明は、上記の目的を達成するため、ウェハ内の１つ
１つのブロック内にその品種が簡単に判別できるような
素子を内蔵させたもので、それも最大限２個の外部電極
（パッド）を使用するという、簡単な素子で行うもので
ある。
１つのブロック内にその品種が簡単に判別できるような
素子を内蔵させたもので、それも最大限２個の外部電極
（パッド）を使用するという、簡単な素子で行うもので
ある。
内部に品種判別用の素子があることにより、ウェハ状態
でのブロービング時には、まず、この素子を測定する。
でのブロービング時には、まず、この素子を測定する。
この素子の測定結果により品種を判断し、その後、その
ブロックの本当に必要な測定を開始する。
ブロックの本当に必要な測定を開始する。
このことにより、ブロービング時には品種毎の位置情報
は不要となり、高精度のプローバも必要となる。
は不要となり、高精度のプローバも必要となる。
以下、この発明の実施例を図により説明する。
１はウェハ内で機能ブロックを分断し、ＩＣチップとな
ったときの分断線となるスクライブライン。
ったときの分断線となるスクライブライン。
２は品種Ａのチップ、３は品種Ｂのチップ、４および５
はそれぞれの品種を判別するための内蔵素子でこの場合
抵抗素子にしてあり４が１にΩ、５が１０にΩに設定し
である。６および７はこれらの品種判別用内蔵素子を外
部へ引き出すためのパッドである。
はそれぞれの品種を判別するための内蔵素子でこの場合
抵抗素子にしてあり４が１にΩ、５が１０にΩに設定し
である。６および７はこれらの品種判別用内蔵素子を外
部へ引き出すためのパッドである。
以下、この半導体装置を用いた場合の動作について説明
する。まず、この品種Ａのチップ２にブロービングされ
ると、まず、パッド６、およびパッド７間の抵抗値を測
定する。その結果約１にΩ（±２０％）と測定されると
このチップ２は品種Ａと判断し、そのチップの特性をそ
の品種に合わせた仕様で測定し、良否を判別する。次に
隣りの品種Ｂのチップ３にブロービング用の針が移動し
。
する。まず、この品種Ａのチップ２にブロービングされ
ると、まず、パッド６、およびパッド７間の抵抗値を測
定する。その結果約１にΩ（±２０％）と測定されると
このチップ２は品種Ａと判断し、そのチップの特性をそ
の品種に合わせた仕様で測定し、良否を判別する。次に
隣りの品種Ｂのチップ３にブロービング用の針が移動し
。
前と同じくパッド６、及びパッド７間の抵抗値を測定す
る。その結果約１０にΩ（±２０％）と測定されると、
このチップ３は品種Ｂだと判断され。
る。その結果約１０にΩ（±２０％）と測定されると、
このチップ３は品種Ｂだと判断され。
その品種に応じた測定が行われるようになる。その後も
同様にして、その品種判断の為の抵抗素子の値に対応し
た測定を続けてゆく。
同様にして、その品種判断の為の抵抗素子の値に対応し
た測定を続けてゆく。
なお２本例では品種判断の素子に抵抗素子４゜５を使用
したが、この素子としてはダイオードにし、その電圧降
下分の差を判別材料としてもいいし、ダイオードと抵抗
の直列または並列としその間の電圧降下、また、電流値
をその判別材料とし高機能プローバを用いることなく、
各ブロック（各チップ）毎に品種判別素子を内蔵するこ
とで。
したが、この素子としてはダイオードにし、その電圧降
下分の差を判別材料としてもいいし、ダイオードと抵抗
の直列または並列としその間の電圧降下、また、電流値
をその判別材料とし高機能プローバを用いることなく、
各ブロック（各チップ）毎に品種判別素子を内蔵するこ
とで。
簡単に１ウェハ内に複数品種を含んだウェハのブロービ
ングが行えるようになる。
ングが行えるようになる。
年４図は本発明の一実施例を示すウェハの拡大・。
Claims (1)
- 【特許請求の範囲】 １、１ウェハ内に機能の異なる複数品種のＩＣチップを
含む半導体装置において、各チップ毎に品種判別用の内
蔵素子を含んでいることを特徴とする半導体装置。 ２、前記請求の範囲第１項記載の半導体装置において内
蔵素子が抵抗であることを特徴とする半導体装置。 ３、前記請求の範囲第１項記載の半導体装置において、
内蔵素子がダイオード構造素子であることを特徴とする
半導体装置。 ４、前記請求の範囲第１項記載の半導体装置において、
内蔵素子がダイオード構造素子と抵抗素子の複合素子で
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308939A JPH04181710A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2308939A JPH04181710A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181710A true JPH04181710A (ja) | 1992-06-29 |
Family
ID=17987087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308939A Pending JPH04181710A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181710A (ja) |
-
1990
- 1990-11-16 JP JP2308939A patent/JPH04181710A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1451295A (en) | Testing seminconductor devices | |
| JPH04181710A (ja) | 半導体装置 | |
| US6320399B1 (en) | Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JPS60107852A (ja) | 半導体集積回路 | |
| JPS6216009B2 (ja) | ||
| JPH03185744A (ja) | 半導体素子 | |
| JPS58171830A (ja) | 集積回路装置の分類方法 | |
| JPH05218207A (ja) | 半導体装置 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JP2752642B2 (ja) | 半導体集積回路測定装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| US20030085728A1 (en) | Device for making pass/fail judgement of semiconductor integrated circuit | |
| JPH05326654A (ja) | Ｉｃウエハ | |
| JPS6376414A (ja) | 半導体集積回路装置 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| JPH01298737A (ja) | 半導体装置 | |
| KR930011498B1 (ko) | 웨이퍼 사이드 검사방법 | |
| JPH0286142A (ja) | 半導体装置の製造方法及び試験機能をそなえた半導体装置 | |
| US8836355B2 (en) | Dynamic testing based on thermal and stress conditions | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH02251162A (ja) | 半導体集積回路 | |
| JPH0831505B2 (ja) | 半導体チップの回路形式認識方法 | |
| JPS6329818B2 (ja) |