JPH04370930A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04370930A JPH04370930A JP14890291A JP14890291A JPH04370930A JP H04370930 A JPH04370930 A JP H04370930A JP 14890291 A JP14890291 A JP 14890291A JP 14890291 A JP14890291 A JP 14890291A JP H04370930 A JPH04370930 A JP H04370930A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- sulfur
- layer
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体基板上に
電子デバイスおよび光デバイス等の半導体装置を製造す
る方法に関する。
電子デバイスおよび光デバイス等の半導体装置を製造す
る方法に関する。
【０００２】
【従来の技術】従来、例えばＧａＡｓ等の化合物半導体
基板上に半導体装置を形成する場合、その製造工程にお
いて、金属、絶縁物、半導体等の薄層を形成する前に、
清浄かつ安定な化合物半導体基板表面を得ることが困難
であった。
基板上に半導体装置を形成する場合、その製造工程にお
いて、金属、絶縁物、半導体等の薄層を形成する前に、
清浄かつ安定な化合物半導体基板表面を得ることが困難
であった。
【０００３】
【発明が解決しようとする課題】このため、このような
充分に制御されていない化合物半導体基板表面上に形成
した半導体装置では、（１）ショットキー障壁の高さが
金属の種類に強く依存しないため、デバイス設計上の自
由度が少ない、（２）良好なＭＩＳ（メタル インシュ
レータ セミコンダクタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））デバイス特性を
示さない、（３）大出力での安定なレーザ発振動作を行
なわない等の問題があった。
充分に制御されていない化合物半導体基板表面上に形成
した半導体装置では、（１）ショットキー障壁の高さが
金属の種類に強く依存しないため、デバイス設計上の自
由度が少ない、（２）良好なＭＩＳ（メタル インシュ
レータ セミコンダクタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））デバイス特性を
示さない、（３）大出力での安定なレーザ発振動作を行
なわない等の問題があった。
【０００４】これは、化合物半導体基板表面の自然酸化
膜を完全に除去した上で、その表面を表面準位密度の少
ない状態に保つことが困難であったので、その表面上に
金属、絶縁物、半導体等の薄層を形成した場合、これら
の接合界面の界面準位密度を低減することが困難だった
からである。
膜を完全に除去した上で、その表面を表面準位密度の少
ない状態に保つことが困難であったので、その表面上に
金属、絶縁物、半導体等の薄層を形成した場合、これら
の接合界面の界面準位密度を低減することが困難だった
からである。
【０００５】このような問題を解決するための一つの方
法として、予め自然酸化膜を除去した化合物半導体基板
表面上に約１原子層の硫黄層またはセレン層を形成して
安定化させ、その上に金属、絶縁物、半導体等の薄層を
形成することにより、界面準位密度の低い金属（上層）
／半導体（下層）、絶縁物／半導体、半導体／半導体界
面を実現する手法が本発明者等により提案されている。 具体的には、（ａ）例えば硫化アンモニウム溶液にウェ
ハ（基板）を浸すことにより、自然酸化膜を除去すると
同時に硫黄層を形成するウェット処理と、（ｂ）超高真
空中で砒素ビームを照射しつつウェハを加熱することに
より、ウェハ表面クリーニングを行なって自然酸化膜を
除去した後に電気化学セル等により生成した硫黄原子を
表面に吸着させるドライ処理に大別することができる。 一般には、ドライ処理の方が硫黄原子の厚さの均一性が
よく、基板の不純物汚染が少ない等の点で優れている。
法として、予め自然酸化膜を除去した化合物半導体基板
表面上に約１原子層の硫黄層またはセレン層を形成して
安定化させ、その上に金属、絶縁物、半導体等の薄層を
形成することにより、界面準位密度の低い金属（上層）
／半導体（下層）、絶縁物／半導体、半導体／半導体界
面を実現する手法が本発明者等により提案されている。 具体的には、（ａ）例えば硫化アンモニウム溶液にウェ
ハ（基板）を浸すことにより、自然酸化膜を除去すると
同時に硫黄層を形成するウェット処理と、（ｂ）超高真
空中で砒素ビームを照射しつつウェハを加熱することに
より、ウェハ表面クリーニングを行なって自然酸化膜を
除去した後に電気化学セル等により生成した硫黄原子を
表面に吸着させるドライ処理に大別することができる。 一般には、ドライ処理の方が硫黄原子の厚さの均一性が
よく、基板の不純物汚染が少ない等の点で優れている。
【０００６】しかし、従来のドライ処理では、予め基板
表面クリーニングにより自然酸化膜を除去する必要があ
るので、工程が増加するという問題があった。また、従
来のクリーニング工程では、基板中の砒素の抜け（蒸発
）を防ぐため、砒素雰囲気中で基板温度を上げる必要が
あるので、有毒な砒素を含む原料を用いなければならず
、安全面で問題があり、さらに砒素の供給手段が必要な
ので、製造装置が複雑になるという問題があった。
表面クリーニングにより自然酸化膜を除去する必要があ
るので、工程が増加するという問題があった。また、従
来のクリーニング工程では、基板中の砒素の抜け（蒸発
）を防ぐため、砒素雰囲気中で基板温度を上げる必要が
あるので、有毒な砒素を含む原料を用いなければならず
、安全面で問題があり、さらに砒素の供給手段が必要な
ので、製造装置が複雑になるという問題があった。
【０００７】本発明の目的は、上記の課題を解決し、工
程が簡単で、安全で、製造装置も簡単で、清浄かつ安定
な化合物半導体基板表面を得ることができ、その結果、
高性能で信頼性の高い半導体装置を実現することができ
る半導体装置の製造方法を提供することにある。
程が簡単で、安全で、製造装置も簡単で、清浄かつ安定
な化合物半導体基板表面を得ることができ、その結果、
高性能で信頼性の高い半導体装置を実現することができ
る半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、化合物半導体
基板（絶縁物等の他の基板上に形成した化合物半導体層
を含む）上に半導体装置を製造する方法において、上記
基板上へ金属層、絶縁物層もしくは半導体層またはこれ
らの化合物層等、種々の所定の層を形成する前に、硫黄
、セレンの一方を含む（両方含んでいてもよい）雰囲気
中で上記基板の熱処理を行なうことを特徴とする。
めに、本発明の半導体装置の製造方法は、化合物半導体
基板（絶縁物等の他の基板上に形成した化合物半導体層
を含む）上に半導体装置を製造する方法において、上記
基板上へ金属層、絶縁物層もしくは半導体層またはこれ
らの化合物層等、種々の所定の層を形成する前に、硫黄
、セレンの一方を含む（両方含んでいてもよい）雰囲気
中で上記基板の熱処理を行なうことを特徴とする。
【０００９】
【作用】本発明では、硫黄またはセレンを含む雰囲気中
で熱処理を行なうことにより、化合物半導体基板表面の
自然酸化膜を除去した後、硫黄またはセレン層を形成し
、これにより化合物半導体の構成元素の蒸発を防止し、
従来よりも単純かつ安全な工程、製造装置により高性能
、高信頼性の半導体装置を得ることができる。
で熱処理を行なうことにより、化合物半導体基板表面の
自然酸化膜を除去した後、硫黄またはセレン層を形成し
、これにより化合物半導体の構成元素の蒸発を防止し、
従来よりも単純かつ安全な工程、製造装置により高性能
、高信頼性の半導体装置を得ることができる。
【００１０】
【実施例】図１は、本発明の半導体装置の製造方法を実
施するのに用いる製造装置の一構成例を示す断面図であ
る。
施するのに用いる製造装置の一構成例を示す断面図であ
る。
【００１１】本実施例は、化合物半導体基板をＧａＡｓ
、熱処理雰囲気を硫黄、ＧａＡｓ基板上に金属電極を形
成する場合の実施例である。
、熱処理雰囲気を硫黄、ＧａＡｓ基板上に金属電極を形
成する場合の実施例である。
【００１２】１１は前処理室、１２は電極形成用スパッ
タ室、１３はＧａＡｓウェハ、１４は硫黄生成用電気化
学セル、１５は基板加熱ヒータ、１６は排気手段、１７
はゲートバルブである。
タ室、１３はＧａＡｓウェハ、１４は硫黄生成用電気化
学セル、１５は基板加熱ヒータ、１６は排気手段、１７
はゲートバルブである。
【００１３】図２は、本実施例の処理における基板温度
Ｔと時間ｔとの関係、および電気化学セルの動作状態を
示すダイアグラムである。
Ｔと時間ｔとの関係、および電気化学セルの動作状態を
示すダイアグラムである。
【００１４】図１に示すように、まず、前処理室１１に
ＧａＡｓウェハ１３を装填し、排気手段１６を用いて前
処理室１１内を高真空雰囲気にし（真空度：１×１０￣
９〜１×１０￣１０Ｔｏｒｒ）、電気化学セル１４を用
いて硫黄を発生させながら（真空度：１×１０￣７Ｔｏ
ｒｒ）、ＧａＡｓウェハ１３の温度（基板温度）を６０
０℃程度（図２のＴ０）まで昇温し、一定時間（図２の
ｔ０、例えば１０分間）保持する。次に、ＧａＡｓウェ
ハ１３の温度を一定温度（図２のＴ１、例えば３００℃
）まで下げた後、電気化学セル１４の電源を切って硫黄
の供給を中止し、さらに一定時間（ｔ１、例えば１０分
間）保持する。その後、ＧａＡｓウェハ１３を徐々に冷
却して室温にまで下げた後、隣のスパッタ室１２にＧａ
Ａｓウェハ１３を移して例えばＷＳｉＸ等の電極膜の形
成を行なう。本工程は、例えばＧａＡｓＭＥＳＦＥＴの
ゲート電極の形成工程に適用できる。
ＧａＡｓウェハ１３を装填し、排気手段１６を用いて前
処理室１１内を高真空雰囲気にし（真空度：１×１０￣
９〜１×１０￣１０Ｔｏｒｒ）、電気化学セル１４を用
いて硫黄を発生させながら（真空度：１×１０￣７Ｔｏ
ｒｒ）、ＧａＡｓウェハ１３の温度（基板温度）を６０
０℃程度（図２のＴ０）まで昇温し、一定時間（図２の
ｔ０、例えば１０分間）保持する。次に、ＧａＡｓウェ
ハ１３の温度を一定温度（図２のＴ１、例えば３００℃
）まで下げた後、電気化学セル１４の電源を切って硫黄
の供給を中止し、さらに一定時間（ｔ１、例えば１０分
間）保持する。その後、ＧａＡｓウェハ１３を徐々に冷
却して室温にまで下げた後、隣のスパッタ室１２にＧａ
Ａｓウェハ１３を移して例えばＷＳｉＸ等の電極膜の形
成を行なう。本工程は、例えばＧａＡｓＭＥＳＦＥＴの
ゲート電極の形成工程に適用できる。
【００１５】このように本実施例によれば、硫黄雰囲気
中でＧａＡｓ化合物半導体基板の熱処理を行なうため、
基板表面の自然酸化膜のみが除去された後、基板表面を
約１原子層の硫黄原子が覆うので、該基板の構成元素で
ある砒素（あるいはＩｎＰ基板のリン等）等が基板表面
から蒸発、脱離することを防止すると共に、表面が安定
化するという作用がある。なお、このような基板表面の
硫黄層の存在は、放射光光電子分光解析により確認した
。
中でＧａＡｓ化合物半導体基板の熱処理を行なうため、
基板表面の自然酸化膜のみが除去された後、基板表面を
約１原子層の硫黄原子が覆うので、該基板の構成元素で
ある砒素（あるいはＩｎＰ基板のリン等）等が基板表面
から蒸発、脱離することを防止すると共に、表面が安定
化するという作用がある。なお、このような基板表面の
硫黄層の存在は、放射光光電子分光解析により確認した
。
【００１６】なお、硫黄の圧力、熱処理時間を増加する
と、基板表面の硫黄層の厚さは、わずかに増える方向に
変化するが、元来硫黄の蒸気圧は高いため、最終的に安
定な硫黄層厚は１〜２原子層程度であり、大幅な層厚増
加には至らない。したがって、このような条件下におい
ても本発明は有効である。
と、基板表面の硫黄層の厚さは、わずかに増える方向に
変化するが、元来硫黄の蒸気圧は高いため、最終的に安
定な硫黄層厚は１〜２原子層程度であり、大幅な層厚増
加には至らない。したがって、このような条件下におい
ても本発明は有効である。
【００１７】また、従来砒素雰囲気で行なっていた基板
表面のクリーニング工程を硫黄雰囲気中で行なうことに
より、クリーニングと基板表面安定化処理とを１つの工
程で行なうことができるので、処理工程を簡単化するこ
とができると共に、有毒な砒素を用いないので、より安
全に半導体装置を製造することができる。さらに、砒素
供給手段が不要なので、製造装置も単純化することがで
きる。
表面のクリーニング工程を硫黄雰囲気中で行なうことに
より、クリーニングと基板表面安定化処理とを１つの工
程で行なうことができるので、処理工程を簡単化するこ
とができると共に、有毒な砒素を用いないので、より安
全に半導体装置を製造することができる。さらに、砒素
供給手段が不要なので、製造装置も単純化することがで
きる。
【００１８】さらに、保持温度Ｔ１を適当に設定するこ
とにより、例えば５００℃程度の高温処理では４×１、
３００℃程度の低温処理では２×１等の表面超構造が得
られ、極めて精密に制御された化合物半導体基板表面を
任意に形成することができる。
とにより、例えば５００℃程度の高温処理では４×１、
３００℃程度の低温処理では２×１等の表面超構造が得
られ、極めて精密に制御された化合物半導体基板表面を
任意に形成することができる。
【００１９】なお、本実施例では、電気化学セルを用い
て硫黄を発生させたが、電気化学セルを用いないで、例
えばＨ２Ｓガス等の硫黄を含むガスを導入して処理して
もよく、この場合も上記実施例と同様の効果が得られた
。
て硫黄を発生させたが、電気化学セルを用いないで、例
えばＨ２Ｓガス等の硫黄を含むガスを導入して処理して
もよく、この場合も上記実施例と同様の効果が得られた
。
【００２０】また、本実施例では、硫黄雰囲気を用いた
が、セレン雰囲気を用いた場合、さらに硫黄およびセレ
ンの両方を含む雰囲気を用いた場合においても同様の効
果が得られた。
が、セレン雰囲気を用いた場合、さらに硫黄およびセレ
ンの両方を含む雰囲気を用いた場合においても同様の効
果が得られた。
【００２１】また、本実施例では、化合物半導体基板と
してＧａＡｓを用いたが、ＡｌＧａＡｓ、ＩｎＧａＡｓ
、ＩｎＰ系等の化合物半導体を用いる場合も、同様の効
果が得られ、本発明は有効である。
してＧａＡｓを用いたが、ＡｌＧａＡｓ、ＩｎＧａＡｓ
、ＩｎＰ系等の化合物半導体を用いる場合も、同様の効
果が得られ、本発明は有効である。
【００２２】また、本実施例では、ＭＥＳＦＥＴ等の金
属／半導体接合の形成工程への適用例を示したが、これ
以外に、ＭＩＳＦＥＴの絶縁物（例えばＳｉＯ２、Ｃａ
Ｆ２等）／ＧａＡｓ半導体接合形成工程、レーザ・ダイ
オード等の光デバイスの半導体／半導体接合、および絶
縁物／半導体接合形成工程等にも適用することができ、
それらの場合も同様の効果が得られ、本発明は有効であ
る。また、本発明をＭＩＳＦＥＴの絶縁物／ＧａＡｓ界
面に応用した場合、界面準位密度を大幅に低減できるた
め、従来実現が困難とされていた良好な特性を有するＭ
ＩＳＦＥＴを実現できる。
属／半導体接合の形成工程への適用例を示したが、これ
以外に、ＭＩＳＦＥＴの絶縁物（例えばＳｉＯ２、Ｃａ
Ｆ２等）／ＧａＡｓ半導体接合形成工程、レーザ・ダイ
オード等の光デバイスの半導体／半導体接合、および絶
縁物／半導体接合形成工程等にも適用することができ、
それらの場合も同様の効果が得られ、本発明は有効であ
る。また、本発明をＭＩＳＦＥＴの絶縁物／ＧａＡｓ界
面に応用した場合、界面準位密度を大幅に低減できるた
め、従来実現が困難とされていた良好な特性を有するＭ
ＩＳＦＥＴを実現できる。
【００２３】また、上述のＭＥＳＦＥＴ、ＭＩＳＦＥＴ
、および光デバイス等を同一基板上に集積化した場合に
おいても同様の効果が得られ、本発明が有効であること
は言うまでもない。
、および光デバイス等を同一基板上に集積化した場合に
おいても同様の効果が得られ、本発明が有効であること
は言うまでもない。
【００２４】また、本発明によれば、多様なしきい値お
よび障壁高さを有するＭＥＳＦＥＴ、ショットキー・ダ
イオード等を同一基板上に集積化でき、デバイス設計の
自由度を大幅に拡大することができる上、ＭＥＳＦＥＴ
のしきい値を制御するためのイオン注入工程の回数を減
らすことが可能となり、高性能なデバイスを容易に実現
できると同時に、従来にない新しい機能を有する半導体
装置を実現できる。
よび障壁高さを有するＭＥＳＦＥＴ、ショットキー・ダ
イオード等を同一基板上に集積化でき、デバイス設計の
自由度を大幅に拡大することができる上、ＭＥＳＦＥＴ
のしきい値を制御するためのイオン注入工程の回数を減
らすことが可能となり、高性能なデバイスを容易に実現
できると同時に、従来にない新しい機能を有する半導体
装置を実現できる。
【００２５】さらに、本発明によれば、イオン注入およ
び活性化工程まで終了した段階で、活性層のキャリア濃
度分布をモニター用素子により把握し、そのデータに基
づいて所望のしきい値を実現する上での最適なショット
キー・ゲート金属をいくつかの材料の中から選択するこ
とにより、従来以上に精密にＭＥＳＦＥＴのしきい値を
制御することができるため、より高性能、高動作マージ
ンの半導体装置を容易に実現できる。
び活性化工程まで終了した段階で、活性層のキャリア濃
度分布をモニター用素子により把握し、そのデータに基
づいて所望のしきい値を実現する上での最適なショット
キー・ゲート金属をいくつかの材料の中から選択するこ
とにより、従来以上に精密にＭＥＳＦＥＴのしきい値を
制御することができるため、より高性能、高動作マージ
ンの半導体装置を容易に実現できる。
【００２６】また、本発明をレーザ・ダイオード等の光
デバイスの半導体／半導体界面および絶縁物／半導体界
面等に応用した場合、安定に大出力動作を行なう高信頼
光デバイスを実現できる。この場合化合物半導体として
、ＧａＡｓ系のみでなく、ＩｎＰ系の混晶半導体および
ＺｎＳｅ系等に対しても同様の表面安定化効果が得られ
有効である。
デバイスの半導体／半導体界面および絶縁物／半導体界
面等に応用した場合、安定に大出力動作を行なう高信頼
光デバイスを実現できる。この場合化合物半導体として
、ＧａＡｓ系のみでなく、ＩｎＰ系の混晶半導体および
ＺｎＳｅ系等に対しても同様の表面安定化効果が得られ
有効である。
【００２７】また、化合物半導体基板は絶縁物等の他の
基板上にエピタキシャル成長等により形成した化合物半
導体層の場合でもよい。さらに、半導体層や金属層を多
段に積層した場合における金属と半導体との界面、絶縁
物と半導体との界面、半導体と半導体との界面に硫黄層
またはセレン層を設けることも可能である。例えば、化
合物半導体基板上に硫黄層を形成し、その上に半導体層
をエピタキシャル成長により形成し、その上にセレン層
を形成し、その上に金属層を形成した構造等を形成して
もよい。
基板上にエピタキシャル成長等により形成した化合物半
導体層の場合でもよい。さらに、半導体層や金属層を多
段に積層した場合における金属と半導体との界面、絶縁
物と半導体との界面、半導体と半導体との界面に硫黄層
またはセレン層を設けることも可能である。例えば、化
合物半導体基板上に硫黄層を形成し、その上に半導体層
をエピタキシャル成長により形成し、その上にセレン層
を形成し、その上に金属層を形成した構造等を形成して
もよい。
【００２８】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、従来よりも単純かつ安全な手法
により清浄かつ安定な化合物半導体基板表面上に約１原
子層の硫黄またはセレンの界面層を制御性良く形成する
ことができるため、安定な金属／半導体、絶縁物／半導
体、半導体／半導体界面を含む高性能でかつ信頼性の高
い半導体装置を容易に実現することができる。
置の製造方法によれば、従来よりも単純かつ安全な手法
により清浄かつ安定な化合物半導体基板表面上に約１原
子層の硫黄またはセレンの界面層を制御性良く形成する
ことができるため、安定な金属／半導体、絶縁物／半導
体、半導体／半導体界面を含む高性能でかつ信頼性の高
い半導体装置を容易に実現することができる。
【図１】本発明の半導体装置の製造方法を実施するのに
用いる製造装置の一構成例を示す断面図である。
用いる製造装置の一構成例を示す断面図である。
【図２】本発明の一実施例の処理における基板温度Ｔと
時間ｔとの関係、および電気化学セルの動作状態を示す
ダイアグラムである。
時間ｔとの関係、および電気化学セルの動作状態を示す
ダイアグラムである。
１１…前処理室、１２…電極形成用スパッタ室、１３…
ＧａＡｓウェハ、１４…硫黄生成用電気化学セル、１５
…基板加熱ヒータ、１６…排気手段、１７…ゲートバル
ブ。
ＧａＡｓウェハ、１４…硫黄生成用電気化学セル、１５
…基板加熱ヒータ、１６…排気手段、１７…ゲートバル
ブ。
Claims (1)
- 【請求項１】化合物半導体基板上に半導体装置を製造す
る方法において、上記基板上へ所定の層を形成する前に
、硫黄、セレンの少なくとも一方を含む雰囲気中で上記
基板の熱処理を行なうことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890291A JPH04370930A (ja) | 1991-06-20 | 1991-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890291A JPH04370930A (ja) | 1991-06-20 | 1991-06-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04370930A true JPH04370930A (ja) | 1992-12-24 |
Family
ID=15463228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14890291A Pending JPH04370930A (ja) | 1991-06-20 | 1991-06-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04370930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207976B1 (en) | 1997-12-17 | 2001-03-27 | Fujitsu Limited | Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181731A (ja) * | 1990-11-16 | 1992-06-29 | Hitachi Ltd | 化合物半導体結晶の表面処理方法 |
-
1991
- 1991-06-20 JP JP14890291A patent/JPH04370930A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181731A (ja) * | 1990-11-16 | 1992-06-29 | Hitachi Ltd | 化合物半導体結晶の表面処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207976B1 (en) | 1997-12-17 | 2001-03-27 | Fujitsu Limited | Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925812A (en) | Platinum diffusion process | |
| EP0111085B1 (en) | Ion implantation process for compound semiconductor | |
| JP2770544B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US4820651A (en) | Method of treating bodies of III-V compound semiconductor material | |
| EP0208851A1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JPH04370930A (ja) | 半導体装置の製造方法 | |
| EP0169020B1 (en) | A process for ion implantation activation in a compound semiconductor crystal | |
| Kuech et al. | The effect of surface preparation on the production of low interfacial charge regrown interfaces | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| CA1104267A (en) | Method of making semiconductor devices | |
| WO2012042856A1 (ja) | 半導体装置の製造方法 | |
| JP2855903B2 (ja) | 半導体装置の製造方法 | |
| US4708883A (en) | Annealing process | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JP3103629B2 (ja) | 砒化化合物半導体装置の製造方法 | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JPH04181731A (ja) | 化合物半導体結晶の表面処理方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JP2698609B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JP2003092270A (ja) | 化合物半導体の処理方法 | |
| JPH03261147A (ja) | 半導体装置およびその製造方法並びにその製造装置 | |
| Malhotra et al. | Passivation of GaAs and InP |