JPH04181776A - ホットエレクトロントランジスタ - Google Patents
ホットエレクトロントランジスタInfo
- Publication number
- JPH04181776A JPH04181776A JP2310320A JP31032090A JPH04181776A JP H04181776 A JPH04181776 A JP H04181776A JP 2310320 A JP2310320 A JP 2310320A JP 31032090 A JP31032090 A JP 31032090A JP H04181776 A JPH04181776 A JP H04181776A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base
- inp
- emitter
- hot electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ホットエレクトロントランジスタに係わる。
本発明は、ホ・ントエレクトロントランジスタに係わり
、ＩｎＰ半絶縁性基体上に、ＩｎＰ系のコレクタと、Ｉ
ｎＡｓ系のベースと、ＧａＡｓＳｂ系またはＧａＰＳｂ
系のエミッタとをエピタキシャル成長した構成を採って
、半導体集積回路等に適用した場合において素子間分離
の簡易化、寄生容量の減少化をはかって高速性の改善を
はかる。
、ＩｎＰ半絶縁性基体上に、ＩｎＰ系のコレクタと、Ｉ
ｎＡｓ系のベースと、ＧａＡｓＳｂ系またはＧａＰＳｂ
系のエミッタとをエピタキシャル成長した構成を採って
、半導体集積回路等に適用した場合において素子間分離
の簡易化、寄生容量の減少化をはかって高速性の改善を
はかる。
バイポーラトランジスタや電界効果トランジスタＦＥＴ
とは異なる動作原理によるトランジスタの可能性の研究
は長年行われているところであり、中でもホットエレク
トロントランジスタＨＥＴについての研究開発は目覚し
く、高速化の実現において注目されているところである
。
とは異なる動作原理によるトランジスタの可能性の研究
は長年行われているところであり、中でもホットエレク
トロントランジスタＨＥＴについての研究開発は目覚し
く、高速化の実現において注目されているところである
。
このＨＥＴの初期のものにおける金属／酸化物の組合せ
によるメタルベーストランジスタに代わって化合物半導
体によるＨＥＴの研究開発が盛んである。
によるメタルベーストランジスタに代わって化合物半導
体によるＨＥＴの研究開発が盛んである。
この化合物半導体によるＨＥＴの現在提案され、かつ研
究室レベルで実現されているものとしては、例えばＧａ
Ａｓ −ＡｆＧａＡｓ系及びＩｎＰ−ＧａｌｎＡｓ系の
ＨＥＴがある。しかしながら、これらの組合せによるＨ
ＥＴは室温での動作が得られない。これはベース・コレ
クタのへテロ接合すなわちＧａＡｓ −ＡｆＧａＡｓに
よるヘテロ接合またはＩｎＰ−ＧａｌｎＡｓへテロ接合
における伝導帯のエネルギ差ΔＥｃが０．３ｅν程度以
下という小さい値を示すことから、室温てベースからコ
レクタに無効なリーク電流が流れてしまうことに因る。
究室レベルで実現されているものとしては、例えばＧａ
Ａｓ −ＡｆＧａＡｓ系及びＩｎＰ−ＧａｌｎＡｓ系の
ＨＥＴがある。しかしながら、これらの組合せによるＨ
ＥＴは室温での動作が得られない。これはベース・コレ
クタのへテロ接合すなわちＧａＡｓ −ＡｆＧａＡｓに
よるヘテロ接合またはＩｎＰ−ＧａｌｎＡｓへテロ接合
における伝導帯のエネルギ差ΔＥｃが０．３ｅν程度以
下という小さい値を示すことから、室温てベースからコ
レクタに無効なリーク電流が流れてしまうことに因る。
さらに、またＡｔ Ｓｂ −１ｎＡｓ −Ｇａ５ｈ系の
室温動作が可能なＨＥＴが提案された（アプライド・フ
ィジラス・レターズＡｐｐ１． Ｐｈｙｓ、 Ｌｅｔｔ
、 ５１，９３４（１９８７）八、Ｆ、Ｊ、Ｌｅｖｉ
ａｎｄ、 Ｔ、Ｈ，Ｃｈｉｕ参照）。
室温動作が可能なＨＥＴが提案された（アプライド・フ
ィジラス・レターズＡｐｐ１． Ｐｈｙｓ、 Ｌｅｔｔ
、 ５１，９３４（１９８７）八、Ｆ、Ｊ、Ｌｅｖｉ
ａｎｄ、 Ｔ、Ｈ，Ｃｈｉｕ参照）。
第４図はこのＨＥＴのエネルギーバンドモデル図を示し
、この場合ベースコレクタのへテロ接合すなわちｒｎＡ
ｓ −ＧａＳｂ間の工矛ルギーハリアの高さ△εＣは０
．８ｅν程度の大きな値を有するために室温動作が可能
であるという特性を有する。
、この場合ベースコレクタのへテロ接合すなわちｒｎＡ
ｓ −ＧａＳｂ間の工矛ルギーハリアの高さ△εＣは０
．８ｅν程度の大きな値を有するために室温動作が可能
であるという特性を有する。
このＨＥＴにおいては、上述したようにそのコレクタが
ＧａＳｂであってこれに格子整合させてエピタキシャル
成長することのできるサブストレイト、すなわち被エビ
タキノヤル基体もＧａＳｂが用いられている。ところが
、このＧａＳｂはそのバンドギャップが約０．７ｅνで
あり、室温で半絶縁性を得ることができない。したがっ
て、このようなＧａＳｂを基体として用いる場合、共通
のこのＧａＳｂ基体に複数のＨＥＴ等の半導体素子を形
成する場合、素子間分離がこの基体によって行うことが
期待できない。
ＧａＳｂであってこれに格子整合させてエピタキシャル
成長することのできるサブストレイト、すなわち被エビ
タキノヤル基体もＧａＳｂが用いられている。ところが
、このＧａＳｂはそのバンドギャップが約０．７ｅνで
あり、室温で半絶縁性を得ることができない。したがっ
て、このようなＧａＳｂを基体として用いる場合、共通
のこのＧａＳｂ基体に複数のＨＥＴ等の半導体素子を形
成する場合、素子間分離がこの基体によって行うことが
期待できない。
このため例えばｐｎ接合による分離等を行う必要が生５
、この接合部の寄生容量、配線等との間の寄生容量によ
る高速性能化の阻害が問題となる。
、この接合部の寄生容量、配線等との間の寄生容量によ
る高速性能化の阻害が問題となる。
［発明が解決しようとする課題］
本発明は、半絶縁性基体上に室温動作の可能なＨＥＴを
構成することができるようにして集積回路等に通用した
場合においても、その素子間分離等に基づく寄生容量の
低減化をはかり、高速性の向上と、さらに構成の簡易化
をはかることができるようにする。
構成することができるようにして集積回路等に通用した
場合においても、その素子間分離等に基づく寄生容量の
低減化をはかり、高速性の向上と、さらに構成の簡易化
をはかることができるようにする。
本発明は、第１図にその一例の路線的断面図を示すよう
に、ＪｎＰ系半絶縁性基体（１）上に、ＩｎＰ系のコレ
クタ（２）と、ＩｎＡｓ系のベース（３）と、ＧａＡｓ
Ｓｂ系またはＧａＰＳｂ系のエミッタ（４）の各エピタ
キシャル成長層を形成する。
に、ＪｎＰ系半絶縁性基体（１）上に、ＩｎＰ系のコレ
クタ（２）と、ＩｎＡｓ系のベース（３）と、ＧａＡｓ
Ｓｂ系またはＧａＰＳｂ系のエミッタ（４）の各エピタ
キシャル成長層を形成する。
〔作用］
第２図に本発明に用いられる各化合物半導体１ｎＰ。
ＩｎＡｓ、 ＧａＡｓＳｂのそれぞれのエネルギーギヤ
、ブを実線ａ、ｂ及びＣで示す。すなわち、各実線ａ。
、ブを実線ａ、ｂ及びＣで示す。すなわち、各実線ａ。
ｂ及びＣの各上端が伝導帯の底、下端が価電子帯の上端
を示す。また、第３図は本発明によるＨ ＥＴの一例の
エネルギーバンドモデル図を示すように、そのＩｎＡｓ
系のベース（３）と、ＩｎＰ系のコレクタ（２）との間
の伝導帯の差、ずなわちバリアの高さΔＥｃが約０．５
ｅνとなることから、これにより充分室温動作を行う二
七ができることがわかる。
を示す。また、第３図は本発明によるＨ ＥＴの一例の
エネルギーバンドモデル図を示すように、そのＩｎＡｓ
系のベース（３）と、ＩｎＰ系のコレクタ（２）との間
の伝導帯の差、ずなわちバリアの高さΔＥｃが約０．５
ｅνとなることから、これにより充分室温動作を行う二
七ができることがわかる。
［実施例］
第１図を参照してさらに本発明によるＨＥＴの一例を詳
細に説明する。この例においてはＩｎＰよりなる半絶縁
性基体（１）を用意し、これの上に例えば５０００人の
厚さにＩｎＰによるｎ型の高不純物濃度のいわゆるサブ
コレクタ（２Ａ）と、いわゆるコレククハリアを形成す
るアンドープのＩｎＰを例えば１０００人程度０厚さに
エピタキシャル成長し、これの上にコレクタ（２）に対
してすなわちＩｎＰに対して格子不整合による格子緩和
を生ずることのない厚さの例えば１００人の厚さにｎ型
のＩｎＡｓのベース（３）をエピタキシャル成長し、さ
らにこれの上にユミ・ンク（４）すなわちいわゆるエミ
ンタハリアを、５００人程０の厚さにアンドープのＧａ
ＡｓＳｂまたはＧａＰＳｂをエピタキシャル成長し、こ
れの上に、ＧａＡｓＳｂまたはＧａＰＳｂ或いはＩｎＰ
によるｎ型の高不純物濃度のエミツタ（４＾）を例えば
２０００人の厚さにエピタキシャル成長する。これら各
層はＭＯＣＶＤ （有機金属による気相成長法）によ
って一連の作業によって形成し得る。このＭＯＣＶＤの
基体温度は、ＧａＡｓＳｂについては５７０’Ｃ，Ｇａ
ＰＳｂについては６００°Ｃ，Ｇａｒｂ。
細に説明する。この例においてはＩｎＰよりなる半絶縁
性基体（１）を用意し、これの上に例えば５０００人の
厚さにＩｎＰによるｎ型の高不純物濃度のいわゆるサブ
コレクタ（２Ａ）と、いわゆるコレククハリアを形成す
るアンドープのＩｎＰを例えば１０００人程度０厚さに
エピタキシャル成長し、これの上にコレクタ（２）に対
してすなわちＩｎＰに対して格子不整合による格子緩和
を生ずることのない厚さの例えば１００人の厚さにｎ型
のＩｎＡｓのベース（３）をエピタキシャル成長し、さ
らにこれの上にユミ・ンク（４）すなわちいわゆるエミ
ンタハリアを、５００人程０の厚さにアンドープのＧａ
ＡｓＳｂまたはＧａＰＳｂをエピタキシャル成長し、こ
れの上に、ＧａＡｓＳｂまたはＧａＰＳｂ或いはＩｎＰ
によるｎ型の高不純物濃度のエミツタ（４＾）を例えば
２０００人の厚さにエピタキシャル成長する。これら各
層はＭＯＣＶＤ （有機金属による気相成長法）によ
って一連の作業によって形成し得る。このＭＯＣＶＤの
基体温度は、ＧａＡｓＳｂについては５７０’Ｃ，Ｇａ
ＰＳｂについては６００°Ｃ，Ｇａｒｂ。
ＩｎＳについては５７０°Ｃ，ＩｎＡｓについては４７
０’Ｃとし得る。
０’Ｃとし得る。
次に、エミッタ形成部をレジストによって覆い、例えば
ＣＣ１２Ｆｚ及びＨｅによるＲＩＥ（反応性イオンエツ
チング）を行なう。このとき ＩｎＡｓベース（３）は
これがエツチングされないことから、このへ−ス（３）
を外部に露出することができる。次に、このＩｎＡｓベ
ース（３）の一部を例えばレジストによって覆い硫酸系
エツチング液でＩｎＡｓのベース層（３）の外側部をエ
ンチング除去し、続いてＲＩＥをもってコレクタバリア
（２Ｂ）を一部除去してサブコレクタ（２Ａ）の一部を
外部に露出する。そして、それぞれサブコレクタ（２Ａ
）、ベース（３）、高濃度エミッタ（４Ａ）上の各外部
への露出部にそれぞれＴｉ−ＰＬ−Ａｕを順次蒸着して
各コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅを同
時に形成する。
ＣＣ１２Ｆｚ及びＨｅによるＲＩＥ（反応性イオンエツ
チング）を行なう。このとき ＩｎＡｓベース（３）は
これがエツチングされないことから、このへ−ス（３）
を外部に露出することができる。次に、このＩｎＡｓベ
ース（３）の一部を例えばレジストによって覆い硫酸系
エツチング液でＩｎＡｓのベース層（３）の外側部をエ
ンチング除去し、続いてＲＩＥをもってコレクタバリア
（２Ｂ）を一部除去してサブコレクタ（２Ａ）の一部を
外部に露出する。そして、それぞれサブコレクタ（２Ａ
）、ベース（３）、高濃度エミッタ（４Ａ）上の各外部
への露出部にそれぞれＴｉ−ＰＬ−Ａｕを順次蒸着して
各コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅを同
時に形成する。
このような構成によるＨＥＴは、エミッタ電極Ｅ及びコ
レクタ電極Ｃ間にコレクタ電極Ｃを正側とする所要の電
圧を印加した状態で、エミッタ電極Ｅ及びベース電極８
間に順方向バイアスを与える。このようにするとエミッ
タからベース側に注入された電子は弾道電子となってア
ンドープのＩｎＰコレクタバリア（２）の伝導帯上を走
ってコレクタ電流となる。この場合、エミッターコレク
タ間の伝導帯のエネルギー差ΔＥｃは、約０．３５ｅＶ
程度であることから、多少のエネルギーロスを生じたと
しても充分にコレクタ側ヘコレクタ電流となって流れる
。また、逆にエミッタ電極Ｅ及びベース電極８間を０バ
イアス、もしくは逆バイアスにするときは電子の供給か
なされずオフ状態となる。このようにしてオン、オフ動
作がなされる。
レクタ電極Ｃ間にコレクタ電極Ｃを正側とする所要の電
圧を印加した状態で、エミッタ電極Ｅ及びベース電極８
間に順方向バイアスを与える。このようにするとエミッ
タからベース側に注入された電子は弾道電子となってア
ンドープのＩｎＰコレクタバリア（２）の伝導帯上を走
ってコレクタ電流となる。この場合、エミッターコレク
タ間の伝導帯のエネルギー差ΔＥｃは、約０．３５ｅＶ
程度であることから、多少のエネルギーロスを生じたと
しても充分にコレクタ側ヘコレクタ電流となって流れる
。また、逆にエミッタ電極Ｅ及びベース電極８間を０バ
イアス、もしくは逆バイアスにするときは電子の供給か
なされずオフ状態となる。このようにしてオン、オフ動
作がなされる。
一方、ベース・コレクタ間の耐圧すなわち室温動作につ
いてはＩｎＡｓ −ＩｎＰ間のエネルギー差ΔＥｃが０
．５ｅＶ程度であるので、充分な室温動作を行わしめ得
る耐圧が得られる。
いてはＩｎＡｓ −ＩｎＰ間のエネルギー差ΔＥｃが０
．５ｅＶ程度であるので、充分な室温動作を行わしめ得
る耐圧が得られる。
また、ＩｎＰとＩｎＡｓとの格子不整合、すなわち格子
定数の差は３％程度であるが、これらに格子欠陥が発生
しない厚さは、マンニーの計算式によれば１５０人とな
る。したがって、ＩｎＡｓにょるベース（３）は１５０
Å以下にすることによって特性の良い、信頼性の高いＨ
ＥＴを構成できる。
定数の差は３％程度であるが、これらに格子欠陥が発生
しない厚さは、マンニーの計算式によれば１５０人とな
る。したがって、ＩｎＡｓにょるベース（３）は１５０
Å以下にすることによって特性の良い、信頼性の高いＨ
ＥＴを構成できる。
また、上述した例においては、高濃度エミッタとしてＧ
ａＡｓＳｂを用いた場合であるが、これをＩｎＰに置換
えることもできる。また、エミッタ（４）としてＧａＡ
ｓＳｂにその■族元素の一部をＡＩに置換してよりバン
ドギャップを大ならしめることもできる。
ａＡｓＳｂを用いた場合であるが、これをＩｎＰに置換
えることもできる。また、エミッタ（４）としてＧａＡ
ｓＳｂにその■族元素の一部をＡＩに置換してよりバン
ドギャップを大ならしめることもできる。
さらに、またベース・コレクタ間にＧａδＩｎ、−δＰ
を挟みこんで耐圧の向上をよりＶかるようにすることも
できるなど種々の変形変更をとり得る。
を挟みこんで耐圧の向上をよりＶかるようにすることも
できるなど種々の変形変更をとり得る。
また、上述した各■−Ｖ族化合物半導体層二二おいて、
その各■族及びＶ族元素の一部を他の■族及びＶ族元素
に置き換える組成とすることもできる。
その各■族及びＶ族元素の一部を他の■族及びＶ族元素
に置き換える組成とすることもできる。
上述したように本発明によれば、ＩｎＰによる半絶縁性
基体（１）を用いたことによって集積化においてその素
子間分離を容易に行うことができると共に、基板容量の
減少に伴って素子の高速化をはかることができ、また基
板・配線等の容量の減少によってより高速化さらに動作
電圧による容量変化等に基づく特性変化等の影響を回避
できるなど安定した動作を行うことができる。
基体（１）を用いたことによって集積化においてその素
子間分離を容易に行うことができると共に、基板容量の
減少に伴って素子の高速化をはかることができ、また基
板・配線等の容量の減少によってより高速化さらに動作
電圧による容量変化等に基づく特性変化等の影響を回避
できるなど安定した動作を行うことができる。
第１図は本発明によるホットエレクトロントランジスタ
の一例の路線的拡大断面図、第２図はその説明に供する
各物質のエネルギーバンドの分布図、第３図は本発明に
よるホットエレクトロントランジスタの一例のエネルギ
ーバンドモデル図、第４図は従来のホットエレクトロン
トランジスタのハンドモデル図である。 （１）は半絶縁性基板、（２）はコレクタ、（３）はベ
ース、（４）はエミッタである。
の一例の路線的拡大断面図、第２図はその説明に供する
各物質のエネルギーバンドの分布図、第３図は本発明に
よるホットエレクトロントランジスタの一例のエネルギ
ーバンドモデル図、第４図は従来のホットエレクトロン
トランジスタのハンドモデル図である。 （１）は半絶縁性基板、（２）はコレクタ、（３）はベ
ース、（４）はエミッタである。
Claims (1)
- 【特許請求の範囲】 ＩｎＰ系の半絶縁性基体上に、 ＩｎＰ系のコレクタと、 ＩｎＡｓ系のベースと、 ＧａＡｓＳｂ系またはＧａＰＳｂ系のエミッタと、がエ
ピタキシャル成長されてなることを特徴とするホットエ
レクトロントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310320A JP2979629B2 (ja) | 1990-11-16 | 1990-11-16 | ホットエレクトロントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310320A JP2979629B2 (ja) | 1990-11-16 | 1990-11-16 | ホットエレクトロントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181776A true JPH04181776A (ja) | 1992-06-29 |
| JP2979629B2 JP2979629B2 (ja) | 1999-11-15 |
Family
ID=18003815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310320A Expired - Fee Related JP2979629B2 (ja) | 1990-11-16 | 1990-11-16 | ホットエレクトロントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979629B2 (ja) |
-
1990
- 1990-11-16 JP JP2310320A patent/JP2979629B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979629B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| US5382814A (en) | Semiconductor device with low thermally generated leakage current | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| EP0240567B1 (en) | Semiconductor device | |
| JP2002009253A (ja) | 半導体装置およびその製造方法 | |
| JP3087370B2 (ja) | 高速論理回路 | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JPH04181776A (ja) | ホットエレクトロントランジスタ | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH0763051B2 (ja) | 半導体装置 | |
| JP2710312B2 (ja) | 半導体装置 | |
| US5315135A (en) | Semiconductor device having I2 L gate with heterojunction | |
| JPH09270522A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPS6246562A (ja) | 半導体装置 | |
| JPH0364031A (ja) | バイポーラ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |