JPH04183146A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH04183146A JPH04183146A JP2313644A JP31364490A JPH04183146A JP H04183146 A JPH04183146 A JP H04183146A JP 2313644 A JP2313644 A JP 2313644A JP 31364490 A JP31364490 A JP 31364490A JP H04183146 A JPH04183146 A JP H04183146A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- circuit
- line
- address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御装置に関し、特に複数の回線アダプ
タからの割り込みを選択して処理していく通信制御装置
に関する。
タからの割り込みを選択して処理していく通信制御装置
に関する。
従来この種の通信制御装置は、あらかじめ決められた優
先順位によって回線側々にアドレスを与えて処理要求が
あるかないか割り込みで検出していた。
先順位によって回線側々にアドレスを与えて処理要求が
あるかないか割り込みで検出していた。
上述した従来の通信制御装置は、一定時間にスキャンカ
ウンタをカウントアツプし、回線毎に回線アドレスを与
え、回線からの個々の処理要求を割り込みで検出してい
たことと、割り込みが無くても回線アドレスを与えて回
線処理要求を検出していたため回線処理時間が余分にか
かり、回線処理能力が低下する欠点がある。
ウンタをカウントアツプし、回線毎に回線アドレスを与
え、回線からの個々の処理要求を割り込みで検出してい
たことと、割り込みが無くても回線アドレスを与えて回
線処理要求を検出していたため回線処理時間が余分にか
かり、回線処理能力が低下する欠点がある。
本発明の通信制御装置は、複数の回線アダプタのアドレ
スを一定の順序で発生して回線アダプタに与える手段と
、複数回線処理要求の状態を出力する手段と、回線アダ
プタの複数回線割り込みを一時的に格納するレジスタと
、一時的に格納するレジスタから割り込みを選択する手
段と、割り込みの有無を検出する手段と、回線アドレス
を提供する手段とを備え、複数の回線からの割り込みを
同時に前記レジスタに格納し、割り込み有無を複数回線
まとめて検出することを特徴とする。
スを一定の順序で発生して回線アダプタに与える手段と
、複数回線処理要求の状態を出力する手段と、回線アダ
プタの複数回線割り込みを一時的に格納するレジスタと
、一時的に格納するレジスタから割り込みを選択する手
段と、割り込みの有無を検出する手段と、回線アドレス
を提供する手段とを備え、複数の回線からの割り込みを
同時に前記レジスタに格納し、割り込み有無を複数回線
まとめて検出することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック構成図である
。回線アダプタ１００１．１００２は、各々回線を収容
する通信制御装置である。汎用レシーバ／トランスミッ
タ（ＵＲＴ回路）１１〜１４．２１〜２４は、送信／受
信データの直列／並列変換、ＣＲＣ演算、同期制御等を
行う回路である。
。回線アダプタ１００１．１００２は、各々回線を収容
する通信制御装置である。汎用レシーバ／トランスミッ
タ（ＵＲＴ回路）１１〜１４．２１〜２４は、送信／受
信データの直列／並列変換、ＣＲＣ演算、同期制御等を
行う回路である。
割り込み切替回路６１．６２は、回線アダプタ１００１
．１００２の割り込みを切り替える回路であり、回線ア
ダプタ選択信号線１０１の値の回線が選択される。
．１００２の割り込みを切り替える回路であり、回線ア
ダプタ選択信号線１０１の値の回線が選択される。
割り込み選択回路１は、プロセッサ部６へ割り込みを出
力する回路である。
力する回路である。
割り込みレジスタ回路２は□、回線アダプタ１００１．
１００２の割り込みを同時に入力し、プロセッサ部６へ
出力する。
１００２の割り込みを同時に入力し、プロセッサ部６へ
出力する。
割り込み有無検出回路３は、割り込み状態を監視して割
り込みが無ければスキャンカウンタをカウントアツプす
る指示をする。
り込みが無ければスキャンカウンタをカウントアツプす
る指示をする。
回線アドレス出力回路４は、プロセッサへ割り込みアド
レスを出力する回路である。
レスを出力する回路である。
スキャンカウンタ５は、＋１更新し、出力を回線アダプ
タ選択信号線１０１に出力する。
タ選択信号線１０１に出力する。
回線アダプタ選択信号線１０１は、回線アダプタ１００
１．１００２を識別するための信号線である。
１．１００２を識別するための信号線である。
回線アドレス選択信号線１０２は、回線アダプタ１００
１．１００２のＵＲＴ回路１１〜２４を識別するための
信号線である。
１．１００２のＵＲＴ回路１１〜２４を識別するための
信号線である。
割り込み出力信号線１０３は、割り込み選択回路１で選
択された割り込みを出力するための信号線である。
択された割り込みを出力するための信号線である。
アドレス信号線１０４は、プロセッサ部６へＵＲＴ回路
１１〜２４を識別させるための信号線である。
１１〜２４を識別させるための信号線である。
割り込み信号線２０１〜２０４は、回線アダプタ１００
１．１００２の割り込み信号線である。
１．１００２の割り込み信号線である。
第１図の動作を説明する。まず、スキャンカウンタ５か
ら回線アダプタ選択信号線１０１を使用して回線アダプ
タ１００１または１００２を選択する。選択された回線
アダプタ１００１または１００２は内部に収容されてい
るＵＲＴ回路１１〜１４または２１〜２４からの処理要
求の状態を割り込み信号線２０１〜２０４に出力し、割
り込みレジスタ回路２に格納する。
ら回線アダプタ選択信号線１０１を使用して回線アダプ
タ１００１または１００２を選択する。選択された回線
アダプタ１００１または１００２は内部に収容されてい
るＵＲＴ回路１１〜１４または２１〜２４からの処理要
求の状態を割り込み信号線２０１〜２０４に出力し、割
り込みレジスタ回路２に格納する。
割り込み有無検出回路３は、割り込みレジスタ回路２に
格納されている割り込み状態を監視しており、割り込み
が無ければスキャンカウンタ５をカウントアツプして次
の回線アダプタの複数回線割り込みの検出を行なう。割
り込みが有れば、スキャンカウンタ５の回線アドレスを
割り込み選択回路１に報告し、割り込みレジスタ内の状
態をプロセ・ツサ部６へ割り込みを与えると同時に、回
線アドレス出力回路４によってプロセッサ部８へ回線ア
ドレスを与える。
格納されている割り込み状態を監視しており、割り込み
が無ければスキャンカウンタ５をカウントアツプして次
の回線アダプタの複数回線割り込みの検出を行なう。割
り込みが有れば、スキャンカウンタ５の回線アドレスを
割り込み選択回路１に報告し、割り込みレジスタ内の状
態をプロセ・ツサ部６へ割り込みを与えると同時に、回
線アドレス出力回路４によってプロセッサ部８へ回線ア
ドレスを与える。
以上説明したように本発明の通信制御装置は、回線アダ
プタ内に収容されている複数回線からの割り込み信号線
の状態を同時に割り込みレジスタに一時的に格納し、割
り込みの有無を複数回線まとめて検出しスキャンカウン
タを制御するため、回線アドレスを出力してから処理要
求信号が割り込みとして返却される時間が短縮され、回
線処理効率を上げることができる効果がある。
プタ内に収容されている複数回線からの割り込み信号線
の状態を同時に割り込みレジスタに一時的に格納し、割
り込みの有無を複数回線まとめて検出しスキャンカウン
タを制御するため、回線アドレスを出力してから処理要
求信号が割り込みとして返却される時間が短縮され、回
線処理効率を上げることができる効果がある。
第１図は本発明の一実施例のブロック構成図である。
１００１〜１００２・・・回線アダプタ、１１〜２４・
・・ＵＲＴ回路、１０１・・・回線アダプタ選択信号線
、１０２・・・回線アドレス選択信号線、１０３・・・
割り込み出力信号線、１０４・・・アドレス信号線、２
０１〜２０４・・・割り込み信号線、１・・・割り込み
選択回路、２・・・割り込みレジスタ回路、３・・・割
り込み有無検出回路、４・・・回線アドレス出力回路、
５・・・スキャンカウンタ、６・・・プロセッサ部。
・・ＵＲＴ回路、１０１・・・回線アダプタ選択信号線
、１０２・・・回線アドレス選択信号線、１０３・・・
割り込み出力信号線、１０４・・・アドレス信号線、２
０１〜２０４・・・割り込み信号線、１・・・割り込み
選択回路、２・・・割り込みレジスタ回路、３・・・割
り込み有無検出回路、４・・・回線アドレス出力回路、
５・・・スキャンカウンタ、６・・・プロセッサ部。
Claims (1)
- 複数の回線アダプタのアドレスを一定の順序で発生して
回線アダプタに与える手段と、複数回線処理要求の状態
を出力する手段と、回線アダプタの複数回線割り込みを
一時的に格納するレジスタと、一時的に格納するレジス
タから割り込みを選択する手段と、割り込みの有無を検
出する手段と、回線アドレスを提供する手段とを備え、
複数の回線からの割り込みを同時に前記レジスタに格納
し、割り込み有無を複数回線まとめて検出することを特
徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313644A JPH04183146A (ja) | 1990-11-19 | 1990-11-19 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313644A JPH04183146A (ja) | 1990-11-19 | 1990-11-19 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04183146A true JPH04183146A (ja) | 1992-06-30 |
Family
ID=18043794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313644A Pending JPH04183146A (ja) | 1990-11-19 | 1990-11-19 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04183146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028939A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Heavy Ind Ltd | 通信経路の切替システム及び切替方法 |
-
1990
- 1990-11-19 JP JP2313644A patent/JPH04183146A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028939A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Heavy Ind Ltd | 通信経路の切替システム及び切替方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04183146A (ja) | 通信制御装置 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPH07177161A (ja) | ポーリングセレクティング方法 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JP2991559B2 (ja) | インタフェース盤の冗長システム | |
| JP3278831B2 (ja) | パケット処理装置 | |
| JPH0870489A (ja) | 負荷監視状態通知方法及びこれを用いた負荷監視システム | |
| KR100230240B1 (ko) | 복합 무선호출 장치 및 그 장치의 무선호출 신호처리 방법 | |
| JPH06161912A (ja) | データバス制御方式 | |
| JPH04151929A (ja) | 端末制御装置 | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| US6510482B1 (en) | Multiplexed bus data transmission control system | |
| JPH04183145A (ja) | 通信制御装置 | |
| JPH09134294A (ja) | 割り込み制御回路 | |
| KR20000043347A (ko) | 데이터 입출력 장치 | |
| JPH04284547A (ja) | 異常ｃｐｕ検出回路 | |
| JPH0294940A (ja) | 通信制御装置 | |
| JPH08249295A (ja) | メッセージ制御装置 | |
| JP2002010371A (ja) | アラーム情報収集方式 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JPH03265963A (ja) | バス制御装置 | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPH0784913A (ja) | 通信回線制御装置 | |
| JPH08320844A (ja) | 順次伝搬型伝送システム |