JPH04284547A - 異常ｃｐｕ検出回路 - Google Patents
異常ｃｐｕ検出回路Info
- Publication number
- JPH04284547A JPH04284547A JP3048569A JP4856991A JPH04284547A JP H04284547 A JPH04284547 A JP H04284547A JP 3048569 A JP3048569 A JP 3048569A JP 4856991 A JP4856991 A JP 4856991A JP H04284547 A JPH04284547 A JP H04284547A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- abnormal
- counting means
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、無線回線を監
視・制御する際に使用する異常ＣＰＵ 検出回路に関す
るものである。
視・制御する際に使用する異常ＣＰＵ 検出回路に関す
るものである。
【０００２】例えば、親局が、親局と複数の子局で構成
された無線回線の監視・制御を行う際、各子局監視部は
自局の動作状態や、自局で検出した回線状態などのデー
タを収集して親局監視部に送出する。親局監視部は入力
したデータを高速処理し、必要があれば、対応する子局
監視部を介して機器の制御を行う。
された無線回線の監視・制御を行う際、各子局監視部は
自局の動作状態や、自局で検出した回線状態などのデー
タを収集して親局監視部に送出する。親局監視部は入力
したデータを高速処理し、必要があれば、対応する子局
監視部を介して機器の制御を行う。
【０００３】この為、親局監視部では複数のＣＰＵ を
設け、収集したデータを分散処理させて上記の監視・制
御を行うが、分散処理しているマルチＣＰＵ のうち、
障害発生ＣＰＵを検出できる様にすることが必要である
。
設け、収集したデータを分散処理させて上記の監視・制
御を行うが、分散処理しているマルチＣＰＵ のうち、
障害発生ＣＰＵを検出できる様にすることが必要である
。
【０００４】
【従来の技術】図４は従来例のブロック図で、図５は図
４の動作説明図である。以下、ＣＰＵ の台数は３はと
して、図５を参照して図４の動作を説明する。
４の動作説明図である。以下、ＣＰＵ の台数は３はと
して、図５を参照して図４の動作を説明する。
【０００５】先ず、マルチＣＰＵ がマルチタスク処理
による分散処理を行う場合、１つのＣＰＵが決められた
処理をするのでなく、図５に示す様に、ＣＰＵ１がデー
タ１ の処理を行ったら、ＣＰＵ２はデータ２ の処理
を行い、ＣＰＵ３はデータ３ の処理を行うと云う様に
、空いているＣＰＵ が次の処理をする様になっている
とする。
による分散処理を行う場合、１つのＣＰＵが決められた
処理をするのでなく、図５に示す様に、ＣＰＵ１がデー
タ１ の処理を行ったら、ＣＰＵ２はデータ２ の処理
を行い、ＣＰＵ３はデータ３ の処理を行うと云う様に
、空いているＣＰＵ が次の処理をする様になっている
とする。
【０００６】さて、図４において、ＣＰＵ１はバスコン
トローラ１１からのバス使用許可を得たら、共通メモリ
１２から処理すべき入力データ１ を読み出し、取り込
んで処理した後、例えば入出力部１３に出力データ１
として送出して処理を終了する。
トローラ１１からのバス使用許可を得たら、共通メモリ
１２から処理すべき入力データ１ を読み出し、取り込
んで処理した後、例えば入出力部１３に出力データ１
として送出して処理を終了する。
【０００７】ＣＰＵ２， ＣＰＵ３， ＣＰＵ１も、順
次、上記と同様に取り込んだ入力データ２， ３， ４
を処理して出力データ２， ３， ４ として出力す
る。そして、ＣＰＵ２が入力データ５ の処理を行った
所、例えばソフト的な異常により、無限ループに入って
図に示す様に処理が終了しない状態になったとする。こ
の間に、ＣＰＵ３， ＣＰＵ１は、順次、処理が終了し
たので、入力データ６， ７を取り込んで処理を行い、
出力データ６， ７を送出する。
次、上記と同様に取り込んだ入力データ２， ３， ４
を処理して出力データ２， ３， ４ として出力す
る。そして、ＣＰＵ２が入力データ５ の処理を行った
所、例えばソフト的な異常により、無限ループに入って
図に示す様に処理が終了しない状態になったとする。こ
の間に、ＣＰＵ３， ＣＰＵ１は、順次、処理が終了し
たので、入力データ６， ７を取り込んで処理を行い、
出力データ６， ７を送出する。
【０００８】そこで、再び、ＣＰＵ３， ＣＰＵ１が、
入力データ８， ９を取り込んで処理を行うが、入力デ
ータ９ の処理の方が入力データ８ の処理よりも早く
終了したので、出力データ９， ８を送出する。
入力データ８， ９を取り込んで処理を行うが、入力デ
ータ９ の処理の方が入力データ８ の処理よりも早く
終了したので、出力データ９， ８を送出する。
【０００９】ここで、１台のＣＰＵ でも処理可能であ
るが、能力向上の為にＣＰＵ を追加してマルチＣＰＵ
動作を行うシステムは、１台のＣＰＵ に障害が発生
しても残りのＣＰＵ で補って装置全体としての機能を
失わないと言う利点がある。
るが、能力向上の為にＣＰＵ を追加してマルチＣＰＵ
動作を行うシステムは、１台のＣＰＵ に障害が発生
しても残りのＣＰＵ で補って装置全体としての機能を
失わないと言う利点がある。
【００１０】しかし、例えば、無線回線を切り替えた時
には、多数のデータが入力し、これを短時間で処理しな
ければならない場合があるが、この様な時は１台が障害
になっていると所定時間内に処理することは不可能とな
る。
には、多数のデータが入力し、これを短時間で処理しな
ければならない場合があるが、この様な時は１台が障害
になっていると所定時間内に処理することは不可能とな
る。
【００１１】
【発明が解決しようとする課題】上記の様に、マルチＣ
ＰＵ 動作を行うシステムは、例えば、３台のＣＰＵ
のうち１台のＣＰＵ に障害が発生しても２台で作業を
分担するので、そのシステム全体としての機能は失われ
ない。
ＰＵ 動作を行うシステムは、例えば、３台のＣＰＵ
のうち１台のＣＰＵ に障害が発生しても２台で作業を
分担するので、そのシステム全体としての機能は失われ
ない。
【００１２】しかし、この様な状態を検出する機能がな
いので早期発見が困難であり、短時間に多量のデータを
処理する際、処理時間がかかると云うことで発見される
ことになる。
いので早期発見が困難であり、短時間に多量のデータを
処理する際、処理時間がかかると云うことで発見される
ことになる。
【００１３】即ち、分散処理しているマルチＣＰＵ の
うち、障害発生ＣＰＵ を検出することができないと云
う問題がある。
うち、障害発生ＣＰＵ を検出することができないと云
う問題がある。
【００１４】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図を示す。図中、４，５は複数のＣＰＵ のうち、
第ｍ ， 第（ｍ＋１）のＣＰＵ がそれぞれ対応する
プログラム上の指定されたアドレスをアクセスした回数
をカウントする第ｍ ， 第（ｍ＋１）のカウント手段
である。
ック図を示す。図中、４，５は複数のＣＰＵ のうち、
第ｍ ， 第（ｍ＋１）のＣＰＵ がそれぞれ対応する
プログラム上の指定されたアドレスをアクセスした回数
をカウントする第ｍ ， 第（ｍ＋１）のカウント手段
である。
【００１５】また、６は第（ｍ＋１）のカウント手段の
カウント値が、該２の設定値Ｑ２に達する前に、該第ｍ
のカウント手段のカウント値が、第１の設定値Ｑ１に
達した時、該第（ｍ＋１）のＣＰＵ が動作異常と判定
する異常ＣＰＵ 判定手段である。
カウント値が、該２の設定値Ｑ２に達する前に、該第ｍ
のカウント手段のカウント値が、第１の設定値Ｑ１に
達した時、該第（ｍ＋１）のＣＰＵ が動作異常と判定
する異常ＣＰＵ 判定手段である。
【００１６】
【作用】図２は図１の動作説明図で、（Ａ） はＣＰＵ
の動作を説明する為のフローチャート（Ｂ） はプロ
グラムの一例である。
の動作を説明する為のフローチャート（Ｂ） はプロ
グラムの一例である。
【００１７】先ず、マルチＣＰＵ （ 説明を簡単にす
る為、例えば、ＣＰＵ は３台とする）が１つの共通バ
ス上に構成されている時、 ＣＰＵ１， ＣＰＵ２，
ＣＰＵ３ は共通メモリより処理に必要なデータをＣＰ
Ｕ 自身が持っている内部のＲＡＭ に取込み、処理を
始める。
る為、例えば、ＣＰＵ は３台とする）が１つの共通バ
ス上に構成されている時、 ＣＰＵ１， ＣＰＵ２，
ＣＰＵ３ は共通メモリより処理に必要なデータをＣＰ
Ｕ 自身が持っている内部のＲＡＭ に取込み、処理を
始める。
【００１８】本来、各ＣＰＵ が処理する量は、多数の
データが入力する時は多数の処理をし、少数のデータが
入力する時は少数の処理をする。なお、データが入力し
なければなにも処理をしない。
データが入力する時は多数の処理をし、少数のデータが
入力する時は少数の処理をする。なお、データが入力し
なければなにも処理をしない。
【００１９】そこで、一定時間におけるＣＰＵ の処理
数でＣＰＵ の正常， 異常を判断することはできない
。この為、各ＣＰＵ が同じ割合で処理しているか否か
を見るが、ＣＰＵ１〜ＣＰＵ３の処理数の比が予め定め
た許容値以内にあれば正常と判断する。
数でＣＰＵ の正常， 異常を判断することはできない
。この為、各ＣＰＵ が同じ割合で処理しているか否か
を見るが、ＣＰＵ１〜ＣＰＵ３の処理数の比が予め定め
た許容値以内にあれば正常と判断する。
【００２０】さて、処理数をどこで見るかについて、図
２を用いて説明する。マルチＣＰＵ の個々のＣＰＵ
について見ると、図２の（Ａ） の■に示す様に、処理
要求があるか否かをチェックし、処理要求がなければス
タート状態に戻り、これを繰り返している。即ち、ＣＰ
Ｕ は作業してない状態にある。
２を用いて説明する。マルチＣＰＵ の個々のＣＰＵ
について見ると、図２の（Ａ） の■に示す様に、処理
要求があるか否かをチェックし、処理要求がなければス
タート状態に戻り、これを繰り返している。即ち、ＣＰ
Ｕ は作業してない状態にある。
【００２１】しかし、外部から割り込みがあってＣＰＵ
が処理を開始する時、図２の（Ｂ） に示す様に、全
てのＣＰＵ がプログラム上で必ず通過するアドレスが
ある。これは、例えばデータが格納されている“共通メ
モリの読み出し”命令で、この次の“メモリアドレス”
を共通メモリ（図１参照）に送出して、必要なデータを
取り込む。
が処理を開始する時、図２の（Ｂ） に示す様に、全
てのＣＰＵ がプログラム上で必ず通過するアドレスが
ある。これは、例えばデータが格納されている“共通メ
モリの読み出し”命令で、この次の“メモリアドレス”
を共通メモリ（図１参照）に送出して、必要なデータを
取り込む。
【００２２】即ち、“共通メモリの読み出し”のプログ
ラムアドレス（図中の××××）は全てのＣＰＵ がデ
ータ処理をする度に通過するので、各ＣＰＵ がこのア
ドレスを何回通過するか検出して処理数を見る様にした
。そして、各処理数の比が設定された許容範囲内にあれ
ば各ＣＰＵ は正常動作と判断する。
ラムアドレス（図中の××××）は全てのＣＰＵ がデ
ータ処理をする度に通過するので、各ＣＰＵ がこのア
ドレスを何回通過するか検出して処理数を見る様にした
。そして、各処理数の比が設定された許容範囲内にあれ
ば各ＣＰＵ は正常動作と判断する。
【００２３】
【実施例】図３は本発明の実施例のブロック図を示す。
ここで、アドレスデコーダ４１， カウンタ４２は第１
のカウント手段４の構成部分、アドレスデコーダ５１，
カウンタ５２は第２のカウント手段５の構成部分、Ｏ
Ｒゲート６１は異常ＣＰＵ 判定手段６ の構成部分で
ある。
のカウント手段４の構成部分、アドレスデコーダ５１，
カウンタ５２は第２のカウント手段５の構成部分、Ｏ
Ｒゲート６１は異常ＣＰＵ 判定手段６ の構成部分で
ある。
【００２４】以下、ｎ＝３，ｍ＝１として、図３の動作
を説明する。先ず、ＣＰＵ１， ＣＰＵ２は上記の指定
されたプログラムアドレスを送出して命令を取込み、そ
の命令に従って動作する。また、アドレスデコーダ４１
， ５１はこのアドレスをデコードしてパルスを送出す
るので、このパルスにより対応するＣＰＵ がプログラ
ム上の指定されたアドレスを通過したことが判る。
を説明する。先ず、ＣＰＵ１， ＣＰＵ２は上記の指定
されたプログラムアドレスを送出して命令を取込み、そ
の命令に従って動作する。また、アドレスデコーダ４１
， ５１はこのアドレスをデコードしてパルスを送出す
るので、このパルスにより対応するＣＰＵ がプログラ
ム上の指定されたアドレスを通過したことが判る。
【００２５】さて、カウンタ４２はアドレスデコーダ４
１からのパルスをカウントしてカウント値を歩進するの
で、リセット（ＲＥＳＥＴ） 端子にリセットが印加し
なければカウント値Ｑ３になるとキャリーがＣＰＵ２の
異常を示すアラームとしてＯＲゲート６１を介して送出
される。
１からのパルスをカウントしてカウント値を歩進するの
で、リセット（ＲＥＳＥＴ） 端子にリセットが印加し
なければカウント値Ｑ３になるとキャリーがＣＰＵ２の
異常を示すアラームとしてＯＲゲート６１を介して送出
される。
【００２６】しかし、カウンタ５２もアドレスデコーダ
５１からのパルスをカウントしてカウント値を歩進し、
カウンタ４２がカウント値Ｑ３になる前に、このカウン
タ４２のカウント値がＱ２（ Ｑ２＜Ｑ３とし、これら
は予め設定されているとする） になってパルスが送出
する。このパルスはカウンタ４２のリセット端子に印加
されるので、カウンタ４２がリセットされて、ＯＲゲー
トからはアラームが送出されない。
５１からのパルスをカウントしてカウント値を歩進し、
カウンタ４２がカウント値Ｑ３になる前に、このカウン
タ４２のカウント値がＱ２（ Ｑ２＜Ｑ３とし、これら
は予め設定されているとする） になってパルスが送出
する。このパルスはカウンタ４２のリセット端子に印加
されるので、カウンタ４２がリセットされて、ＯＲゲー
トからはアラームが送出されない。
【００２７】つまり、ＣＰＵ２の動作が異常になって、
指定されたプログラムアドレスを通過する回数が設定値
よりも低下した時にＣＰＵ２が異常のアラームが送出さ
れる。一方、カウンタ５２がアドレスデコーダからのパ
ルスをカウントして、カウント値がＱ３になっても、カ
ウンタ４３のカウント値がＱ２にならない時は、カウン
タ５３からキャリーがＯＲゲート６１を介して送出され
、ＣＰＵ１の異常を示す。
指定されたプログラムアドレスを通過する回数が設定値
よりも低下した時にＣＰＵ２が異常のアラームが送出さ
れる。一方、カウンタ５２がアドレスデコーダからのパ
ルスをカウントして、カウント値がＱ３になっても、カ
ウンタ４３のカウント値がＱ２にならない時は、カウン
タ５３からキャリーがＯＲゲート６１を介して送出され
、ＣＰＵ１の異常を示す。
【００２８】なお、カウンタ４３， ５２はカウント値
がオール１になった時にリセットされて、所期値に戻る
。なお、処理数の比はカウンタ４２， ５２のカウント
値Ｑ３， Ｑ２の値を変えるとにより変化させることが
できる。また、上記は２つのＣＰＵ に対するブロック
図であるが、ｎ台あっても同じ様な構成で実現できる。
がオール１になった時にリセットされて、所期値に戻る
。なお、処理数の比はカウンタ４２， ５２のカウント
値Ｑ３， Ｑ２の値を変えるとにより変化させることが
できる。また、上記は２つのＣＰＵ に対するブロック
図であるが、ｎ台あっても同じ様な構成で実現できる。
【００２９】これにより、分散処理しているマルチＣＰ
Ｕ のうち、障害発生ＣＰＵ の検出が可能になる。
Ｕ のうち、障害発生ＣＰＵ の検出が可能になる。
【００３０】
【発明の効果】以上詳細に説明した様に、分散処理して
いるマルチＣＰＵ のうち、障害発生ＣＰＵを検出可能
にすることができると云う効果がある。
いるマルチＣＰＵ のうち、障害発生ＣＰＵを検出可能
にすることができると云う効果がある。
【図１】本発明の原理ブロック図を示す。
【図２】図１の動作説明図で、（Ａ） はＣＰＵ の動
作を説明する為のフローチャート（Ｂ） はプログラム
の一例である。
作を説明する為のフローチャート（Ｂ） はプログラム
の一例である。
【図３】本発明の実施例のブロック図を示す。
【図４】従来例のブロック図である。
【図５】図４の動作説明図である。
２ 第ｍのＣＰＵ
３ 第（ｍ＋１）のＣＰＵ ４ 第ｍのカウント手段 ５
第（ｍ＋１）のカウント手段 ６ 異常ＣＰＵ判定手段
３ 第（ｍ＋１）のＣＰＵ ４ 第ｍのカウント手段 ５
第（ｍ＋１）のカウント手段 ６ 異常ＣＰＵ判定手段
Claims (1)
- 【請求項１】 ｎ台（ｎは正の整数）のＣＰＵと共通
メモリとが共通バスに接続されており、それぞれのＣＰ
Ｕは与えられたプログラムに従って、該共通メモリから
必要なデータを読み出して分散処理を行うマルチＣＰＵ
処理システムにおいて、該複数のＣＰＵのうち、第ｍ、
第（ｍ＋１）（ｍは１〜ｎの内の任意の整数）のＣＰＵ
（２， ３）が、それぞれ対応するプログラム上の指定
されたアドレスをアクセスした回数をカウントする該第
ｍ、第（ｍ＋１）のカウント手段（４，５）と、該第（
ｍ＋１）のカウント手段（５） のカウント値が、該２
の設定値Ｑ２ に達する前に、該第ｍのカウント手段（
４） のカウント値が、該第２の設定値よりも大きな値
を有する第１の設定値Ｑ１ に達した時、該第（ｍ＋１
）のＣＰＵが動作異常と判定する異常ＣＰＵ判定手段（
６） とを有することを特徴とする異常ＣＰＵ検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048569A JPH04284547A (ja) | 1991-03-14 | 1991-03-14 | 異常ｃｐｕ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048569A JPH04284547A (ja) | 1991-03-14 | 1991-03-14 | 異常ｃｐｕ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284547A true JPH04284547A (ja) | 1992-10-09 |
Family
ID=12807031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048569A Withdrawn JPH04284547A (ja) | 1991-03-14 | 1991-03-14 | 異常ｃｐｕ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8605328B2 (en) | 2010-01-08 | 2013-12-10 | Ricoh Company, Limited | Image processing system and image processing method |
-
1991
- 1991-03-14 JP JP3048569A patent/JPH04284547A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8605328B2 (en) | 2010-01-08 | 2013-12-10 | Ricoh Company, Limited | Image processing system and image processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4409656A (en) | Serial data bus communication system | |
| GB1420878A (en) | Data processing control system | |
| JPH07168741A (ja) | ウォッチドッグタイマ装置 | |
| JPH1153201A (ja) | 複数の割込みを処理する方法及び装置 | |
| JPH04284547A (ja) | 異常ｃｐｕ検出回路 | |
| EP1107118A2 (en) | Multiprocessor system and fault recovery method thereof | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP2633351B2 (ja) | 制御装置の故障検出機構 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JP2680473B2 (ja) | ウォッチドック機構 | |
| JPH07120343B2 (ja) | マルチプロセッサシステム | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPH03204740A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPS6095669A (ja) | 共用資源管理回路 | |
| JPS61177553A (ja) | エラ−検出システム | |
| JPH0295065A (ja) | 電子交換システムのリソース管理方法 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPS63101917A (ja) | 制御装置のクロツクパルス監視方法 | |
| JPS6016781B2 (ja) | 電子交換処理装置の障害検出方式 | |
| JPH02281344A (ja) | プログラム走行監視方式 | |
| JPH0527998A (ja) | 切替制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |