JPH0418460B2 - - Google Patents
Info
- Publication number
- JPH0418460B2 JPH0418460B2 JP57217203A JP21720382A JPH0418460B2 JP H0418460 B2 JPH0418460 B2 JP H0418460B2 JP 57217203 A JP57217203 A JP 57217203A JP 21720382 A JP21720382 A JP 21720382A JP H0418460 B2 JPH0418460 B2 JP H0418460B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- deposited film
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法とくに高速の
バイポーラトランジスタ及びその集積回路を形成
することに関するものである。
バイポーラトランジスタ及びその集積回路を形成
することに関するものである。
従来例の構成とその問題点
エミツタ、ベース、コレクタ領域を縦形に形成
し、動作速度をあげる為にはベース領域をうす
く、しかもキヤリア濃度を高めること、及びエミ
ツタの抵抗を低下させることが必要である。しか
し実際の工程ではベース領域とエミツタ領域を形
成する場合には、表面側からｐ型、ｎ型の不純物
を導入する為、深い位置に形成されるベース領域
でのコレクタとの接合部では急峻な不純物分布状
態を形成できない。その為ベース領域の厚さ、及
びベース濃度が限定されてしまう。また、ベース
形成時のｐ型不純物がエミツタ領域にも多く残留
しｎ型エミツタ領域の抵抗を増大させる方向に働
く為、理想的なキヤリヤーの分布状態の形成に反
するものとなつている。
し、動作速度をあげる為にはベース領域をうす
く、しかもキヤリア濃度を高めること、及びエミ
ツタの抵抗を低下させることが必要である。しか
し実際の工程ではベース領域とエミツタ領域を形
成する場合には、表面側からｐ型、ｎ型の不純物
を導入する為、深い位置に形成されるベース領域
でのコレクタとの接合部では急峻な不純物分布状
態を形成できない。その為ベース領域の厚さ、及
びベース濃度が限定されてしまう。また、ベース
形成時のｐ型不純物がエミツタ領域にも多く残留
しｎ型エミツタ領域の抵抗を増大させる方向に働
く為、理想的なキヤリヤーの分布状態の形成に反
するものとなつている。
これらの現象を、実際の不純物分布の１例を用
いて説明を行なう。第１図は、横軸がエミツタ表
面からの深さ、縦軸はキヤリアの濃度を示すもの
である。１，２，３はそれぞれエミツタ領域、ベ
ース領域、コレクタ領域のキヤリヤーの濃度を示
すものであるが、ベース領域２を形成する時に、
表面側からボロン原子を拡散する為、深い部分で
のボロン分布の傾きがなだらかになつてしまつて
いる。また、エミツタ領域１は、普通キヤリヤー
濃度が1020／c.c.を超えるものであるが、ベース形
成時のボロンがエミツタ領域に残る為にうち消さ
れ、第１図に示すようにメミツタのｎ型のキヤリ
アの濃度は低下がおこつている。
いて説明を行なう。第１図は、横軸がエミツタ表
面からの深さ、縦軸はキヤリアの濃度を示すもの
である。１，２，３はそれぞれエミツタ領域、ベ
ース領域、コレクタ領域のキヤリヤーの濃度を示
すものであるが、ベース領域２を形成する時に、
表面側からボロン原子を拡散する為、深い部分で
のボロン分布の傾きがなだらかになつてしまつて
いる。また、エミツタ領域１は、普通キヤリヤー
濃度が1020／c.c.を超えるものであるが、ベース形
成時のボロンがエミツタ領域に残る為にうち消さ
れ、第１図に示すようにメミツタのｎ型のキヤリ
アの濃度は低下がおこつている。
このように、バイポーラトランジスタのエミツ
タ・ベース領域の不純物を同じ表面から導入する
ことは、理想的な高速化トランジスタ形成に対し
て反するものである。特に、ベースにボロン原
子、エミツタにヒ素原子を用いることは、ヒ素原
子の単結晶Si中の熱拡散後数がボロン原子に比べ
小さいことと、ヒ素中にあるボロンが拡散の電界
効果により熱拡散係数が小さくなること等から、
理想的な原子の分布状態を形成することは、従来
の方法では困難であることがわかる。
タ・ベース領域の不純物を同じ表面から導入する
ことは、理想的な高速化トランジスタ形成に対し
て反するものである。特に、ベースにボロン原
子、エミツタにヒ素原子を用いることは、ヒ素原
子の単結晶Si中の熱拡散後数がボロン原子に比べ
小さいことと、ヒ素中にあるボロンが拡散の電界
効果により熱拡散係数が小さくなること等から、
理想的な原子の分布状態を形成することは、従来
の方法では困難であることがわかる。
また、ベースイオンをSi表面から打ち込んでの
ち、多結晶Siを堆積して、エミツタ形成イオンを
導入する方法も考えられるが、ベースイオンは
B+イオンを用いるために、ベース領域を浅く形
成することは困難である。又、B+イオンが軽い
為、チヤンネリングの発生も大きく必然的にベー
スの厚さが厚くなつてしまう。さらには、通常の
温度の熱処理で多結晶Si中の不純物拡散を行なう
場合に、ベースボロンも同時に拡散して、ベース
領域がさらに深くなつてしまう。
ち、多結晶Siを堆積して、エミツタ形成イオンを
導入する方法も考えられるが、ベースイオンは
B+イオンを用いるために、ベース領域を浅く形
成することは困難である。又、B+イオンが軽い
為、チヤンネリングの発生も大きく必然的にベー
スの厚さが厚くなつてしまう。さらには、通常の
温度の熱処理で多結晶Si中の不純物拡散を行なう
場合に、ベースボロンも同時に拡散して、ベース
領域がさらに深くなつてしまう。
したがつて、上記製作法のトランジスタでは、
最高しや断周波数Tを高くするためにベース幅を
小さくするとエミツタ直下のベース領域の抵抗が
上がり、rbb′（ベース抵抗）が大きくなるので、T
が高く、しかもrbb′の小さいトランジスタを得る
のは困難であつた。
最高しや断周波数Tを高くするためにベース幅を
小さくするとエミツタ直下のベース領域の抵抗が
上がり、rbb′（ベース抵抗）が大きくなるので、T
が高く、しかもrbb′の小さいトランジスタを得る
のは困難であつた。
発明の目的
本発明は、上記問題点に鑑みなされたものでベ
ース領域の不純物の拡散を少なくしその分布のコ
レクタとの接合部での濃度傾きを急峻なものと
し、しかもエミツタにはベース不純物の進入を少
なくしてエミツタのキヤリヤ濃度を高く形成し、
高速度のバイポーラトランジスタを形成すること
を目的としている。すなわちTが高く、しかも
rbb′の小さい高速のバイポーラトランジスタを目
的とするものである。
ース領域の不純物の拡散を少なくしその分布のコ
レクタとの接合部での濃度傾きを急峻なものと
し、しかもエミツタにはベース不純物の進入を少
なくしてエミツタのキヤリヤ濃度を高く形成し、
高速度のバイポーラトランジスタを形成すること
を目的としている。すなわちTが高く、しかも
rbb′の小さい高速のバイポーラトランジスタを目
的とするものである。
発明の構成
本発明は、多結晶シリコン中のヒ素等のｎ型不
純物の熱拡散係数が、単結晶Si中のボロン原子の
熱拡散係数より大きいこと、及びボロンイオンを
浅くSi中へ導入する為にBF+ 2のボロン分子イオン
を用いることで現状のイオン打ち込み装置で容易
に浅い打ち込みができる性質を用い、そのために
エミツタ形成の熱処理を低温又は短時間で可能と
したものである。BF+ 2イオンは、打込み後のテー
ルが小さいことが報告されており、ベース形成に
好ましいことを本発明者らは見い出した。
純物の熱拡散係数が、単結晶Si中のボロン原子の
熱拡散係数より大きいこと、及びボロンイオンを
浅くSi中へ導入する為にBF+ 2のボロン分子イオン
を用いることで現状のイオン打ち込み装置で容易
に浅い打ち込みができる性質を用い、そのために
エミツタ形成の熱処理を低温又は短時間で可能と
したものである。BF+ 2イオンは、打込み後のテー
ルが小さいことが報告されており、ベース形成に
好ましいことを本発明者らは見い出した。
実施例の説明
本発明を第２図において１実施例の工程図にも
とづいて詳細な説明を行なう。ａの１１はSi基
板、そしてAs埋め込み層１２を形成してエピタ
キシアル領域１３を形成した。また、熱酸化膜１
４を形成後レジスト１５を選択的に形成しトラン
ジスタ領域の熱酸化膜を除去した。その上から
BF+ 2イオンビーム１６を加速エネルギー20KeV
で２×1014cm-2打ち込み、ベース形成のボロン導
入領域（深さ約0.05μｍ程度）１７を形成した。
このように領域１７は極めて浅いベース領域とな
る。その後レジスト１５を除去した。
とづいて詳細な説明を行なう。ａの１１はSi基
板、そしてAs埋め込み層１２を形成してエピタ
キシアル領域１３を形成した。また、熱酸化膜１
４を形成後レジスト１５を選択的に形成しトラン
ジスタ領域の熱酸化膜を除去した。その上から
BF+ 2イオンビーム１６を加速エネルギー20KeV
で２×1014cm-2打ち込み、ベース形成のボロン導
入領域（深さ約0.05μｍ程度）１７を形成した。
このように領域１７は極めて浅いベース領域とな
る。その後レジスト１５を除去した。
次にｂで、多結晶又は非結晶シリコン１８を
2000Å減圧CVD法により堆積した。この上から
エミツタ形成不純物としてAsイオンビーム１９
を加速エネルゴー120KeVで、７×1015cm-2イオ
ン注入を多結晶シリコン１８中に行なつた。この
後、窒素雰囲気中で800℃の温度で2hour熱処理
を加えて、Asを多結晶シリコン１８中へ均一に
拡散した。この熱処理では、領域１７中のボロン
拡散はほとんど生じず、拡散量0.1μｍ以下にでき
る。しかるのち、全面に窒化膜２０を600Å堆積
して、レジスト２１をマスクにドライエツチング
法によつてエミツタ領域以外の多結晶シリコン部
及び単結晶Si部分0.3μｍまでをエツチングした。
そしてこの上から、ボロンイオン２２を加速エネ
ルギー50KeVで１×1015cm-2注入し、ｃのごとき
グラフトベース２２とした。次にｄ工程でH2，
O2中で900℃、15分の熱酸化を行ない1000Åの酸
化膜２３を形成した。このとき同時に多結晶Si１
８からAsが単結晶中のベース領域１７へ拡散し
て単結晶中のエミツタ領域２４を形成する。その
後ｅ工程ではエミツタ、コレクタベースの電極部
のSiO2膜をエツチングしアルミ電極及び酸２５
を形成した。
2000Å減圧CVD法により堆積した。この上から
エミツタ形成不純物としてAsイオンビーム１９
を加速エネルゴー120KeVで、７×1015cm-2イオ
ン注入を多結晶シリコン１８中に行なつた。この
後、窒素雰囲気中で800℃の温度で2hour熱処理
を加えて、Asを多結晶シリコン１８中へ均一に
拡散した。この熱処理では、領域１７中のボロン
拡散はほとんど生じず、拡散量0.1μｍ以下にでき
る。しかるのち、全面に窒化膜２０を600Å堆積
して、レジスト２１をマスクにドライエツチング
法によつてエミツタ領域以外の多結晶シリコン部
及び単結晶Si部分0.3μｍまでをエツチングした。
そしてこの上から、ボロンイオン２２を加速エネ
ルギー50KeVで１×1015cm-2注入し、ｃのごとき
グラフトベース２２とした。次にｄ工程でH2，
O2中で900℃、15分の熱酸化を行ない1000Åの酸
化膜２３を形成した。このとき同時に多結晶Si１
８からAsが単結晶中のベース領域１７へ拡散し
て単結晶中のエミツタ領域２４を形成する。その
後ｅ工程ではエミツタ、コレクタベースの電極部
のSiO2膜をエツチングしアルミ電極及び酸２５
を形成した。
これらの工程において、多結晶シリコン１８中
へのAsの拡散工程での熱処理温度800℃は、単結
晶Si中のボロンの拡散をほとんどひきおこさず、
多結晶シリコン１８中のヒ素原子をほぼ、均一に
多結晶シリコン１８中へ拡散できるものであり、
この段階では単結晶中へほとんどAsは入らない。
すなわち、本発明ではBF+ 2イオンを用いた極めて
浅いベース領域１７が形成されているため、エミ
ツタ領域２４も極めて浅くてよく、エミツタ形成
の熱処理も少なくできまたこのことがベース領域
１７の拡散を少なくする。したがつて、本発明で
は高速トランジスタに適した構造を得ることがで
きる。
へのAsの拡散工程での熱処理温度800℃は、単結
晶Si中のボロンの拡散をほとんどひきおこさず、
多結晶シリコン１８中のヒ素原子をほぼ、均一に
多結晶シリコン１８中へ拡散できるものであり、
この段階では単結晶中へほとんどAsは入らない。
すなわち、本発明ではBF+ 2イオンを用いた極めて
浅いベース領域１７が形成されているため、エミ
ツタ領域２４も極めて浅くてよく、エミツタ形成
の熱処理も少なくできまたこのことがベース領域
１７の拡散を少なくする。したがつて、本発明で
は高速トランジスタに適した構造を得ることがで
きる。
以上の工程で作成したトランジスタの不純物の
深さ布は、第３図に示す。第１図と同じく横軸が
深さ方向、縦軸が濃度を示すものである。１８の
部分が、多結晶Si領域である。３１がエミツタキ
ヤリア、３２がベースキヤリア濃度、３３がコレ
クタキヤリア濃度を示すが、３２のコレクタ側の
部分が第１図に比し急峻になつている。しかも濃
度は６〜７倍程度に形成することができた。ま
た、エミツタのシート抵抗値も、60Ω／□→
30Ω／□へと低下でき、バイポーラトランジスタ
として理想的な原子分布とすることができた。な
お、本発明において、多結晶シリコンの代わりに
非晶質シリコンを用いても同効果が得られる。
深さ布は、第３図に示す。第１図と同じく横軸が
深さ方向、縦軸が濃度を示すものである。１８の
部分が、多結晶Si領域である。３１がエミツタキ
ヤリア、３２がベースキヤリア濃度、３３がコレ
クタキヤリア濃度を示すが、３２のコレクタ側の
部分が第１図に比し急峻になつている。しかも濃
度は６〜７倍程度に形成することができた。ま
た、エミツタのシート抵抗値も、60Ω／□→
30Ω／□へと低下でき、バイポーラトランジスタ
として理想的な原子分布とすることができた。な
お、本発明において、多結晶シリコンの代わりに
非晶質シリコンを用いても同効果が得られる。
なお、BF+ 2イオン打ち込みにおいて、加速エネ
ルギー50KeV以下では、Si中のRpは300Å程度と
なり、極めて浅いベース領域が形成できる。この
ようにベースを浅く形成すると、エミツタ形成時
の熱処理を低温又は短時間とすることができ、ベ
ース領域の拡大を少くできる。
ルギー50KeV以下では、Si中のRpは300Å程度と
なり、極めて浅いベース領域が形成できる。この
ようにベースを浅く形成すると、エミツタ形成時
の熱処理を低温又は短時間とすることができ、ベ
ース領域の拡大を少くできる。
発明の効果
以上のように本発明によれば、エミツタの接合
深さが浅く、ベースの不純物プロフアイルが急峻
であるので、Tが高く、しかもrbb′の低いトラン
ジスタを得ることができる。
深さが浅く、ベースの不純物プロフアイルが急峻
であるので、Tが高く、しかもrbb′の低いトラン
ジスタを得ることができる。
第１図は従来のバイポーラトランジスタのエミ
ツタベース、コレクタのキヤリア濃度分布を示す
図、第２図ａ〜ｅは本発明の一実施例のバイポー
ラトランジスタの製造工程図、第３図は本発明に
より作成したトランジスタのエミツタベース、コ
レクタのキヤリヤ濃度分布を示す図である。 １１……Si基板、１３……エピタキシヤル領
域、１６……BF+ 2イオンビーム、１７……ボロン
拡散層、１８……多結晶シリコン、１９……As
イオンビーム、２０……Si3N4膜、２４……エミ
ツタ領域。
ツタベース、コレクタのキヤリア濃度分布を示す
図、第２図ａ〜ｅは本発明の一実施例のバイポー
ラトランジスタの製造工程図、第３図は本発明に
より作成したトランジスタのエミツタベース、コ
レクタのキヤリヤ濃度分布を示す図である。 １１……Si基板、１３……エピタキシヤル領
域、１６……BF+ 2イオンビーム、１７……ボロン
拡散層、１８……多結晶シリコン、１９……As
イオンビーム、２０……Si3N4膜、２４……エミ
ツタ領域。
Claims (1)
- １ 半導体基板上のベース形成領域を含む領域
に、BF+ 2イオンを用いてイオン注入領域を形成す
る工程、多結晶あるいは、非晶質半導体よりなる
堆積膜を堆積する工程、エミツタ領域を形成する
為のｎ型不純物を、上記堆積膜の上から導入する
工程、エミツタ形成領域を残して上記堆積膜及び
その下の上記半導体基板に至るトランジスタ形成
後にできるエミツタベース接合部より深い部分ま
でをエツチングする工程、上記堆積膜中へ上記ｎ
型不純物を全膜内にほぼ均一に拡散する工程、上
記堆積膜からｎ型不純物をベース領域に拡散して
エミツタ領域を形成する工程を含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217203A JPS59106155A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217203A JPS59106155A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106155A JPS59106155A (ja) | 1984-06-19 |
| JPH0418460B2 true JPH0418460B2 (ja) | 1992-03-27 |
Family
ID=16700477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217203A Granted JPS59106155A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106155A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2618502B2 (ja) * | 1989-11-30 | 1997-06-11 | キヤノン株式会社 | 半導体装置及び電子装置 |
-
1982
- 1982-12-10 JP JP57217203A patent/JPS59106155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59106155A (ja) | 1984-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| JPH0473619B2 (ja) | ||
| SE425529B (sv) | Sett att framstella regioner av konduktivitetstyp n i ett kiselhalvledarsubstrat | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| US5407838A (en) | Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects | |
| JPH0817841A (ja) | 半導体基板，半導体装置及び半導体装置の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH0418460B2 (ja) | ||
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JPS6155250B2 (ja) | ||
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS6330787B2 (ja) | ||
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPS6152972B2 (ja) | ||
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0137856B2 (ja) | ||
| JPS5972765A (ja) | 半導体装置の製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPH06120241A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPH10189470A (ja) | 半導体装置の製造方法 |