JPH10189470A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10189470A JPH10189470A JP8342928A JP34292896A JPH10189470A JP H10189470 A JPH10189470 A JP H10189470A JP 8342928 A JP8342928 A JP 8342928A JP 34292896 A JP34292896 A JP 34292896A JP H10189470 A JPH10189470 A JP H10189470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- oxide film
- polysilicon
- amorphous
- natural oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 例えば、ポリシリコンエミッタ技術において
ポリシリコン−シリコン界面の自然酸化膜を低温で安定
かつ均一に除去し、これによりベース電流の増大による
注入効率の低下を抑え、高信頼性かつ高性能のバイポー
ラトランジスタを製造することのできる、半導体装置の
製造方法の提供が望まれている。 【解決手段】 半導体基板１０に多結晶半導体層あるい
は非結晶半導体層１４を形成する工程と、半導体層１４
中にフッ素を導入する工程と、半導体層１４の直下の、
半導体基板上に形成された自然酸化膜１５を熱処理によ
って除去する工程と、半導体層１４における半導体の粒
径を増大させる工程とを備えた半導体装置の製造方法。
ポリシリコン−シリコン界面の自然酸化膜を低温で安定
かつ均一に除去し、これによりベース電流の増大による
注入効率の低下を抑え、高信頼性かつ高性能のバイポー
ラトランジスタを製造することのできる、半導体装置の
製造方法の提供が望まれている。 【解決手段】 半導体基板１０に多結晶半導体層あるい
は非結晶半導体層１４を形成する工程と、半導体層１４
中にフッ素を導入する工程と、半導体層１４の直下の、
半導体基板上に形成された自然酸化膜１５を熱処理によ
って除去する工程と、半導体層１４における半導体の粒
径を増大させる工程とを備えた半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、特に、高信頼性か
つ高性能なバイポーラトランジスタの製造に好適となる
半導体装置の製造方法に関する。
つ高性能なバイポーラトランジスタの製造に好適となる
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩのさらなる大規模化、高性
能化が要求されるに伴い、バイーポーラトランジスタに
ついてもさらなる高性能化が要求されている。ところ
で、バイポーラトランジスタの製造においては、従来よ
りポリシリコンエミッタ技術が採用されている。このポ
リシリコンエミッタ技術は、図２に示すようにシリコン
基板１のベース領域２上を覆って形成したポリシリコン
層３中の不純物を、ベース領域２中に拡散させてエミッ
タ領域４を形成する技術であり、シリコン基板１（ベー
ス領域２）とポリシリコン層３との界面に形成される薄
い酸化膜（自然酸化膜）５によってベース電流を抑制
し、注入効率を向上させることができるなどの理由によ
り有効な手段とされている。
能化が要求されるに伴い、バイーポーラトランジスタに
ついてもさらなる高性能化が要求されている。ところ
で、バイポーラトランジスタの製造においては、従来よ
りポリシリコンエミッタ技術が採用されている。このポ
リシリコンエミッタ技術は、図２に示すようにシリコン
基板１のベース領域２上を覆って形成したポリシリコン
層３中の不純物を、ベース領域２中に拡散させてエミッ
タ領域４を形成する技術であり、シリコン基板１（ベー
ス領域２）とポリシリコン層３との界面に形成される薄
い酸化膜（自然酸化膜）５によってベース電流を抑制
し、注入効率を向上させることができるなどの理由によ
り有効な手段とされている。
【０００３】
【発明が解決しようとする課題】しかしながら、前記技
術では、得られたバイポーラトランジスタにおけるエミ
ッタ領域−ベース領域間に印加された逆バイアスによっ
てホットキャリアが発生し、これにより前記酸化膜５に
トラップが発生してベース電流が増大し、注入効率が低
下するといった不都合がある。
術では、得られたバイポーラトランジスタにおけるエミ
ッタ領域−ベース領域間に印加された逆バイアスによっ
てホットキャリアが発生し、これにより前記酸化膜５に
トラップが発生してベース電流が増大し、注入効率が低
下するといった不都合がある。
【０００４】これは、エミッタ形成時に行われるＲＴＡ
等の高温短時間処理時にＳｉ−Ｏの結合が部分的に切断
され、酸化膜５が不均一な状態になることが原因であ
る。ここで、エミッタ形成時にＲＴＡ等の高温短時間処
理を行うのは、エミッタ中の蓄積電荷を減少するために
はエミッタ浅接合化が有効であり、このエミッタ浅接合
化をなすためには高温短時間処理が有利だからである。
また、高温短時間処理技術の導入は、浅接合化されたベ
ースプロファイルをエミッタ形成時の熱処理で広げてし
まわないためにも、必要とされている。しかして、エミ
ッタ形成時の熱処理で前記酸化膜５の除去を兼ねるため
には、高温長時間の熱処理が必要となってしまうが、そ
の場合、例えばベース領域形成をＳｉX Ｇｅ(1-X) 等の
材料で形成すると、高温長時間の熱処理によって格子歪
みが緩和されて、ヘテロ性が失われるといった不都合を
招いてしまう。
等の高温短時間処理時にＳｉ−Ｏの結合が部分的に切断
され、酸化膜５が不均一な状態になることが原因であ
る。ここで、エミッタ形成時にＲＴＡ等の高温短時間処
理を行うのは、エミッタ中の蓄積電荷を減少するために
はエミッタ浅接合化が有効であり、このエミッタ浅接合
化をなすためには高温短時間処理が有利だからである。
また、高温短時間処理技術の導入は、浅接合化されたベ
ースプロファイルをエミッタ形成時の熱処理で広げてし
まわないためにも、必要とされている。しかして、エミ
ッタ形成時の熱処理で前記酸化膜５の除去を兼ねるため
には、高温長時間の熱処理が必要となってしまうが、そ
の場合、例えばベース領域形成をＳｉX Ｇｅ(1-X) 等の
材料で形成すると、高温長時間の熱処理によって格子歪
みが緩和されて、ヘテロ性が失われるといった不都合を
招いてしまう。
【０００５】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、例えばポリシリコンエミ
ッタ技術においてシリコン−ポリシリコン界面の自然酸
化膜を低温で安定かつ均一に除去し、これによりベース
電流の増大による注入効率の低下を抑え、高信頼性かつ
高性能のバイポーラトランジスタを製造することのでき
る半導体装置の製造方法を提供することにある。
で、その目的とするところは、例えばポリシリコンエミ
ッタ技術においてシリコン−ポリシリコン界面の自然酸
化膜を低温で安定かつ均一に除去し、これによりベース
電流の増大による注入効率の低下を抑え、高信頼性かつ
高性能のバイポーラトランジスタを製造することのでき
る半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、半導体基板上に多結晶半導体層あるいは非
結晶半導体層を形成する工程と、前記多結晶半導体層あ
るいは非結晶半導体層中にフッ素を導入する工程と、前
記多結晶半導体層あるいは非結晶半導体層の直下の、前
記半導体基板上に形成された自然酸化膜を熱処理によっ
て除去する工程と、前記多結晶半導体層あるいは非結晶
半導体層の半導体の粒径を増大させる工程とを備えたこ
とを前記課題の解決手段とした。
造方法では、半導体基板上に多結晶半導体層あるいは非
結晶半導体層を形成する工程と、前記多結晶半導体層あ
るいは非結晶半導体層中にフッ素を導入する工程と、前
記多結晶半導体層あるいは非結晶半導体層の直下の、前
記半導体基板上に形成された自然酸化膜を熱処理によっ
て除去する工程と、前記多結晶半導体層あるいは非結晶
半導体層の半導体の粒径を増大させる工程とを備えたこ
とを前記課題の解決手段とした。
【０００７】この製造方法によれば、多結晶半導体層あ
るいは非結晶半導体層中にフッ素を導入することによっ
て半導体基板と多結晶半導体層あるいは非結晶半導体層
との界面にフッ素が導入される。すると、半導体基板が
シリコン系である場合、熱処理によって多結晶半導体層
あるいは非結晶半導体層と半導体基板との界面の自然酸
化膜が、先に導入されたフッ素によりそのＳｉ−Ｏ結合
が切断されてＯ（酸素）が多結晶半導体層あるいは非結
晶半導体層等に拡散し、これにより酸化膜が除去され
る。
るいは非結晶半導体層中にフッ素を導入することによっ
て半導体基板と多結晶半導体層あるいは非結晶半導体層
との界面にフッ素が導入される。すると、半導体基板が
シリコン系である場合、熱処理によって多結晶半導体層
あるいは非結晶半導体層と半導体基板との界面の自然酸
化膜が、先に導入されたフッ素によりそのＳｉ−Ｏ結合
が切断されてＯ（酸素）が多結晶半導体層あるいは非結
晶半導体層等に拡散し、これにより酸化膜が除去され
る。
【０００８】また、このように自然酸化膜の除去にフッ
素を用い、フッ素による自然酸化膜中のＳｉ−Ｏ結合の
切断を促進する作用を利用することで、従来、例えば自
然酸化膜を除去するために１０００℃、３０秒程度の高
温処理が必要であったのを、９５０℃、３０秒程度に低
温化することが可能になる。さらに、前記自然酸化膜を
除去した後に、ポリシリコン膜の粒径を大粒径化すれ
ば、このポリシリコン膜から不純物を拡散させる場合に
その活性化率を増大させることができ、これにより高注
入効率化を図ることが可能になる。
素を用い、フッ素による自然酸化膜中のＳｉ−Ｏ結合の
切断を促進する作用を利用することで、従来、例えば自
然酸化膜を除去するために１０００℃、３０秒程度の高
温処理が必要であったのを、９５０℃、３０秒程度に低
温化することが可能になる。さらに、前記自然酸化膜を
除去した後に、ポリシリコン膜の粒径を大粒径化すれ
ば、このポリシリコン膜から不純物を拡散させる場合に
その活性化率を増大させることができ、これにより高注
入効率化を図ることが可能になる。
【０００９】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を、バイポーラトランジスタの製造方法に適用した
場合の一実施形態に基づいて説明する。まず、図１
（ａ）に示すようにシリコン基板（半導体基板）１０表
層部の所定箇所にイオン注入を行い、ベース領域１１を
形成する。ここで、ベース領域１１の形成については、
イオン注入法以外に例えばエピタキシャル成長技術が採
用可能である。次に、熱酸化法等によってシリコン基板
１０の全面にＳｉＯ2 からなる絶縁膜１２を形成し、続
いて公知のリソグラフィー技術、エッチング技術によっ
てベース領域１１上の一部開口し、エミッタ形成窓１３
を形成する。
方法を、バイポーラトランジスタの製造方法に適用した
場合の一実施形態に基づいて説明する。まず、図１
（ａ）に示すようにシリコン基板（半導体基板）１０表
層部の所定箇所にイオン注入を行い、ベース領域１１を
形成する。ここで、ベース領域１１の形成については、
イオン注入法以外に例えばエピタキシャル成長技術が採
用可能である。次に、熱酸化法等によってシリコン基板
１０の全面にＳｉＯ2 からなる絶縁膜１２を形成し、続
いて公知のリソグラフィー技術、エッチング技術によっ
てベース領域１１上の一部開口し、エミッタ形成窓１３
を形成する。
【００１０】次いで、図１（ｂ）に示すように６１０℃
〜６５０℃の温度でＣＶＤ法によりポリシリコンを堆積
し、厚さ１００〜２００ｎｍのポリシリコン層（多結晶
半導体層）１４を形成する。ここで、形成したポリシリ
コン層１４にあっては、そのポリシリコンの粒径が０．
０５〜０．２μｍ程度となる。なお、エミッタ形成窓１
３内におけるベース領域１１表面には、工程間において
大気中に曝されることなどにより、薄厚のＳｉＯ2 から
なる自然酸化膜１５が形成されている。
〜６５０℃の温度でＣＶＤ法によりポリシリコンを堆積
し、厚さ１００〜２００ｎｍのポリシリコン層（多結晶
半導体層）１４を形成する。ここで、形成したポリシリ
コン層１４にあっては、そのポリシリコンの粒径が０．
０５〜０．２μｍ程度となる。なお、エミッタ形成窓１
３内におけるベース領域１１表面には、工程間において
大気中に曝されることなどにより、薄厚のＳｉＯ2 から
なる自然酸化膜１５が形成されている。
【００１１】続いて、ポリシリコン層１４中にフッ素
（Ｆ）を、加速エネルギーが２０〜６０ｋｅＶ、ドーズ
量が１×１０15〜１×１０16個／ｃｍ2 の条件でイオン
注入する。このようにしてフッ素をポリシリコン層１４
中にイオン注入すると、その一部は拡散等により、ベー
ス領域１１上におけるポリシリコン層１４とシリコン基
板１０との界面に移行する。
（Ｆ）を、加速エネルギーが２０〜６０ｋｅＶ、ドーズ
量が１×１０15〜１×１０16個／ｃｍ2 の条件でイオン
注入する。このようにしてフッ素をポリシリコン層１４
中にイオン注入すると、その一部は拡散等により、ベー
ス領域１１上におけるポリシリコン層１４とシリコン基
板１０との界面に移行する。
【００１２】次いで、例えば９００℃〜１０５０℃、１
０〜６０秒の熱処理を行う。このように熱処理を行う
と、図１（ｃ）に示すように前述したエミッタ形成窓１
３内におけるベース領域１１表面の自然酸化膜１５、つ
まりシリコン基板１０とポリシリコン層１４との界面に
おける自然酸化膜１５が除去される。すなわち、前記自
然酸化膜１５は、先にイオン注入されてシリコン基板１
０とポリシリコン層１４との界面に移行したフッ素の作
用により、そのＳｉ−Ｏ結合が切断されてＯ（酸素）が
ポリシリコン層１４等に拡散し、これによりシリコン基
板１０とポリシリコン層１４との界面から除去されるの
である。
０〜６０秒の熱処理を行う。このように熱処理を行う
と、図１（ｃ）に示すように前述したエミッタ形成窓１
３内におけるベース領域１１表面の自然酸化膜１５、つ
まりシリコン基板１０とポリシリコン層１４との界面に
おける自然酸化膜１５が除去される。すなわち、前記自
然酸化膜１５は、先にイオン注入されてシリコン基板１
０とポリシリコン層１４との界面に移行したフッ素の作
用により、そのＳｉ−Ｏ結合が切断されてＯ（酸素）が
ポリシリコン層１４等に拡散し、これによりシリコン基
板１０とポリシリコン層１４との界面から除去されるの
である。
【００１３】ここで、このように自然酸化膜１５を除去
するにあたり、先にイオン注入したフッ素による作用、
すなわち自然酸化膜１５中のＳｉ−Ｏ結合の切断を促進
する作用を利用しているので、従来、例えば自然酸化膜
を除去するために１０００℃、３０秒程度の高温処理が
必要であったのを、前述したように９００℃〜１０５０
℃、１０〜６０秒の範囲、例えば９５０℃、３０秒程度
の条件で行うことができる。
するにあたり、先にイオン注入したフッ素による作用、
すなわち自然酸化膜１５中のＳｉ−Ｏ結合の切断を促進
する作用を利用しているので、従来、例えば自然酸化膜
を除去するために１０００℃、３０秒程度の高温処理が
必要であったのを、前述したように９００℃〜１０５０
℃、１０〜６０秒の範囲、例えば９５０℃、３０秒程度
の条件で行うことができる。
【００１４】次いで、ポリシリコン層１４中にＳｉを、
加速エネルギーが４０〜８０ｋｅＶ、ドーズ量が１×１
０15〜１×１０16個／ｃｍ2 の条件でイオン注入し、ポ
リシリコン層１４を構成するポリシリコンを非晶質化す
る。続いて、６００℃〜１０００℃、３０分〜１０時間
程度の熱処理を行い、ポリシリコン層１４を構成する非
晶質化したポリシリコンを結晶粒径を増大させる。この
ようなイオン注入によるポリシリコンの非晶質化、およ
び熱処理により、ポリシリコン層１４を構成するポリシ
リコンの粒径を１μｍ程度に増大することができる。
加速エネルギーが４０〜８０ｋｅＶ、ドーズ量が１×１
０15〜１×１０16個／ｃｍ2 の条件でイオン注入し、ポ
リシリコン層１４を構成するポリシリコンを非晶質化す
る。続いて、６００℃〜１０００℃、３０分〜１０時間
程度の熱処理を行い、ポリシリコン層１４を構成する非
晶質化したポリシリコンを結晶粒径を増大させる。この
ようなイオン注入によるポリシリコンの非晶質化、およ
び熱処理により、ポリシリコン層１４を構成するポリシ
リコンの粒径を１μｍ程度に増大することができる。
【００１５】次いで、イオン注入法等によってポリシリ
コン層１４に不純物を導入し、その後、熱処理を行って
前記ポリシリコン層１４中の不純物をベース領域１１中
に拡散し、エミッタ領域１６を形成する。なお、前述し
ないバイポーラトランジスタの構成要素については、そ
の形成が従来と同様であるので説明を省略する。
コン層１４に不純物を導入し、その後、熱処理を行って
前記ポリシリコン層１４中の不純物をベース領域１１中
に拡散し、エミッタ領域１６を形成する。なお、前述し
ないバイポーラトランジスタの構成要素については、そ
の形成が従来と同様であるので説明を省略する。
【００１６】このような製造方法にあっては、先にフッ
素を導入したことにより、該フッ素の作用によって従来
に比べ低温でしかも安定かつ均一に自然酸化膜１５を除
去することができ、したがって高信頼性を有し、かつ高
性能のバイポーラトランジスタを製造することができ
る。また、自然酸化膜１５除去前にポリシリコン（ポリ
シリコン層１４）の粒径サイズが１μｍオーダー程度に
大きいと、ポリシリコン層１４と自然酸化膜１５との界
面におけるフッ素濃度が低下し、Ｓｉ−Ｏ結合切断を促
進する効果が低下するため、自然酸化膜１５除去前にお
いてはポリシリコンの粒径を小さくしておくのが好まし
い。しかして、本実施形態においては、自然酸化膜１５
除去前にポリシリコンの粒径を０．０５〜０．２μｍ程
度とし、自然酸化膜１５除去後にポリシリコンの粒径を
１μｍ程度に増大させていることから、自然酸化膜１５
の除去に支障がなく、しかも、この後ポリシリコン層１
４から不純物を拡散させてエミッタ領域１６を形成する
際、この不純物の活性化率を増大させて高注入効率化を
図ることができる。
素を導入したことにより、該フッ素の作用によって従来
に比べ低温でしかも安定かつ均一に自然酸化膜１５を除
去することができ、したがって高信頼性を有し、かつ高
性能のバイポーラトランジスタを製造することができ
る。また、自然酸化膜１５除去前にポリシリコン（ポリ
シリコン層１４）の粒径サイズが１μｍオーダー程度に
大きいと、ポリシリコン層１４と自然酸化膜１５との界
面におけるフッ素濃度が低下し、Ｓｉ−Ｏ結合切断を促
進する効果が低下するため、自然酸化膜１５除去前にお
いてはポリシリコンの粒径を小さくしておくのが好まし
い。しかして、本実施形態においては、自然酸化膜１５
除去前にポリシリコンの粒径を０．０５〜０．２μｍ程
度とし、自然酸化膜１５除去後にポリシリコンの粒径を
１μｍ程度に増大させていることから、自然酸化膜１５
の除去に支障がなく、しかも、この後ポリシリコン層１
４から不純物を拡散させてエミッタ領域１６を形成する
際、この不純物の活性化率を増大させて高注入効率化を
図ることができる。
【００１７】さらに、ベース領域形成をＳｉX Ｇｅ
(1-X) 等の材料で形成した際には、エミッタ領域形成に
先立って自然酸化膜１５の除去処理を行っていることか
ら、エミッタ形成処理を高温長時間の熱処理で行う必要
がなく、これを通常の高温短時間処理で行うことがで
き、したがってベースプロファイルが変動するのを防止
することができるだけでなく、高温長時間の熱処理によ
り格子歪みが緩和されてヘテロ性が失われることを防止
することもできる。
(1-X) 等の材料で形成した際には、エミッタ領域形成に
先立って自然酸化膜１５の除去処理を行っていることか
ら、エミッタ形成処理を高温長時間の熱処理で行う必要
がなく、これを通常の高温短時間処理で行うことがで
き、したがってベースプロファイルが変動するのを防止
することができるだけでなく、高温長時間の熱処理によ
り格子歪みが緩和されてヘテロ性が失われることを防止
することもできる。
【００１８】なお、前記実施形態では、ポリシリコン層
１４中へのフッ素の導入と、エミッタ領域１６形成のた
めのポリシリコン層１４への不純物の導入とをそれぞれ
独立して行ったが、本発明はこれに限定されることな
く、これらの処理を一つの処理で兼ねることも可能であ
る。例えば、ＰＮＰトランジスタを形成する場合、ポリ
シリコン層１４中へのフッ素の導入をＢＦ2 + のイオン
注入で行えば、このイオン注入をそのままエミッタ領域
１６形成のためのポリシリコン層１４への不純物の導入
に兼ねさせることができる。
１４中へのフッ素の導入と、エミッタ領域１６形成のた
めのポリシリコン層１４への不純物の導入とをそれぞれ
独立して行ったが、本発明はこれに限定されることな
く、これらの処理を一つの処理で兼ねることも可能であ
る。例えば、ＰＮＰトランジスタを形成する場合、ポリ
シリコン層１４中へのフッ素の導入をＢＦ2 + のイオン
注入で行えば、このイオン注入をそのままエミッタ領域
１６形成のためのポリシリコン層１４への不純物の導入
に兼ねさせることができる。
【００１９】また、同様に、ポリシリコン層１４のポリ
シリコンの粒径を増大させるべくポリシリコンを非晶質
化するイオン注入処理と、エミッタ領域１６形成のため
のポリシリコン層１４への不純物の導入とをそれぞれ独
立して行ったが、これらについても一つの処理で兼ねる
ことも可能である。例えば、ＮＰＮトランジスタを形成
する場合、エミッタ領域１６形成のためのポリシリコン
層１４への不純物の導入条件を、不純物としてＡｓ（ヒ
素）を選択し、加速エネンルギーを６０〜８０ｋｅＶ、
ドーズ量を５×１０15〜２×１０16／ｃｍ2 程度とする
ことなどにより、この処理をそのまま、ポリシリコンを
非晶質化するためのイオン注入処理に兼ねさせることが
できる。
シリコンの粒径を増大させるべくポリシリコンを非晶質
化するイオン注入処理と、エミッタ領域１６形成のため
のポリシリコン層１４への不純物の導入とをそれぞれ独
立して行ったが、これらについても一つの処理で兼ねる
ことも可能である。例えば、ＮＰＮトランジスタを形成
する場合、エミッタ領域１６形成のためのポリシリコン
層１４への不純物の導入条件を、不純物としてＡｓ（ヒ
素）を選択し、加速エネンルギーを６０〜８０ｋｅＶ、
ドーズ量を５×１０15〜２×１０16／ｃｍ2 程度とする
ことなどにより、この処理をそのまま、ポリシリコンを
非晶質化するためのイオン注入処理に兼ねさせることが
できる。
【００２０】さらに、前記実施形態では、本発明を通常
のWashed Poly Emitter 構造のバイポーラトランジスタ
の製造に適用した例について説明したが、ベース取り出
し電極をポリシリコンとした、Double Poly 構造のバイ
ポーラトランジスタの製造にも適用可能である。また、
前記実施形態ではベース領域１１形成後、自然酸化膜１
５の除去処理を行ったが、本発明はこれに限定されるこ
となく、ベース領域の形成予定箇所において先にシリコ
ン基板１０とポリシリコン層１４との界面処理、すなわ
ち自然酸化膜１５の除去処理を行っておき、その後、イ
オン注入法等によってベースの形成予定箇所に不純物を
導入・拡散させ、ベース領域を形成してもよい。このよ
うにベース領域形成を自然酸化膜１５の除去処理の後に
行えば、該除去処理における高温処理によってベース領
域の不純物が再拡散することを防止することができる。
のWashed Poly Emitter 構造のバイポーラトランジスタ
の製造に適用した例について説明したが、ベース取り出
し電極をポリシリコンとした、Double Poly 構造のバイ
ポーラトランジスタの製造にも適用可能である。また、
前記実施形態ではベース領域１１形成後、自然酸化膜１
５の除去処理を行ったが、本発明はこれに限定されるこ
となく、ベース領域の形成予定箇所において先にシリコ
ン基板１０とポリシリコン層１４との界面処理、すなわ
ち自然酸化膜１５の除去処理を行っておき、その後、イ
オン注入法等によってベースの形成予定箇所に不純物を
導入・拡散させ、ベース領域を形成してもよい。このよ
うにベース領域形成を自然酸化膜１５の除去処理の後に
行えば、該除去処理における高温処理によってベース領
域の不純物が再拡散することを防止することができる。
【００２１】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、多結晶半導体層あるいは非結晶半導体層
中にフッ素を導入した後熱処理を行い、半導体基板と多
結晶半導体層あるいは非結晶半導体層との界面の自然酸
化膜を除去するようにしたものであるから、導入したフ
ッ素の作用によって従来に比べ低温でしかも安定かつ均
一に自然酸化膜を除去することができ、したがって高信
頼性を有し、かつ高性能のバイポーラトランジスタを製
造することができる。
の製造方法は、多結晶半導体層あるいは非結晶半導体層
中にフッ素を導入した後熱処理を行い、半導体基板と多
結晶半導体層あるいは非結晶半導体層との界面の自然酸
化膜を除去するようにしたものであるから、導入したフ
ッ素の作用によって従来に比べ低温でしかも安定かつ均
一に自然酸化膜を除去することができ、したがって高信
頼性を有し、かつ高性能のバイポーラトランジスタを製
造することができる。
【図１】（ａ）〜（ｃ）は、本発明をバイポーラトラン
ジスタの製造に適用した場合の一実施形態を、工程順に
説明するための要部側断面図である。
ジスタの製造に適用した場合の一実施形態を、工程順に
説明するための要部側断面図である。
【図２】従来の課題を説明するための、バイポーラトラ
ンジスタの要部側断面図である。
ンジスタの要部側断面図である。
１０ シリコン基板（半導体基板） １４ ポリシリコン層（多結晶半導体層） １５ 自
然酸化膜
然酸化膜
Claims (6)
- 【請求項１】 半導体基板上に多結晶半導体層あるいは
非結晶半導体層を形成する工程と、 前記多結晶半導体層あるいは非結晶半導体層中にフッ素
を導入する工程と、 前記多結晶半導体層あるいは非結晶半導体層の直下の、
前記半導体基板上に形成された自然酸化膜を熱処理によ
って除去する工程と、 前記多結晶半導体層あるいは非結晶半導体層の半導体の
粒径を増大させる工程とを備えたことを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記半導体の粒径を増大させる工程が、
イオン注入処理と熱処理とからなることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記多結晶半導体層あるいは非結晶半導
体層中に不純物を導入する工程と、 熱処理を行って前記多結晶半導体層あるいは非結晶半導
体層中の不純物を前記半導体基板中に拡散させる工程と
を備えたことを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記半導体の粒径を増大させる工程が、
イオン注入処理と熱処理とからなることを特徴とする請
求項３記載の半導体装置の製造方法。 - 【請求項５】 前記多結晶半導体層あるいは非結晶半導
体層中にフッ素を導入する工程と、前記多結晶半導体層
あるいは非結晶半導体層中に不純物を導入する工程と
が、同一のイオン注入処理で行われることを特徴とする
請求項３記載の半導体装置の製造方法。 - 【請求項６】 前記多結晶半導体層あるいは非結晶半導
体層の半導体の粒径を増大させるためのイオン注入処理
と、前記多結晶半導体層あるいは非結晶半導体層中に不
純物を導入する工程とが、同一のイオン注入処理で行わ
れることを特徴とする請求項４記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8342928A JPH10189470A (ja) | 1996-12-24 | 1996-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8342928A JPH10189470A (ja) | 1996-12-24 | 1996-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189470A true JPH10189470A (ja) | 1998-07-21 |
Family
ID=18357604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8342928A Pending JPH10189470A (ja) | 1996-12-24 | 1996-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132616A1 (ja) * | 2013-02-28 | 2014-09-04 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
1996
- 1996-12-24 JP JP8342928A patent/JPH10189470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132616A1 (ja) * | 2013-02-28 | 2014-09-04 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US9343554B2 (en) | 2013-02-28 | 2016-05-17 | Asahi Kasei Microdevices Corporation | Semiconductor device and manufacturing method of the same |
| JP6059333B2 (ja) * | 2013-02-28 | 2017-01-11 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| JPH0469814B2 (ja) | ||
| US6235560B1 (en) | Silicon-germanium transistor and associated methods | |
| JP3545526B2 (ja) | 半導体装置の製造方法 | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPS6325508B2 (ja) | ||
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| WO1981001911A1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| US20050037588A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JPS6152972B2 (ja) | ||
| JPH04354328A (ja) | 半導体装置の製造方法 |