JPH0418472B2 - - Google Patents
Info
- Publication number
- JPH0418472B2 JPH0418472B2 JP57116675A JP11667582A JPH0418472B2 JP H0418472 B2 JPH0418472 B2 JP H0418472B2 JP 57116675 A JP57116675 A JP 57116675A JP 11667582 A JP11667582 A JP 11667582A JP H0418472 B2 JPH0418472 B2 JP H0418472B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor substrate
- forming
- integrated capacitor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基板の少なくとも一部分上に
堆積した第１金属層と、該第１金属層上に堆積さ
れた或いは該第１金属層から形成された第２誘電
体層と、該第２誘電体層を被覆し、半導体基板の
他の少なくとも一部分上に延在する第３金属層と
を有し、降服電圧が高められた集積化コンデンサ
を半導体基板上に形成する方法に関するものであ
る。また、本発明はこの方法により製造した集積
化コンデンサおよび少なくとも１つのこのような
コンデンサを有する集積回路にも関するものであ
る。
堆積した第１金属層と、該第１金属層上に堆積さ
れた或いは該第１金属層から形成された第２誘電
体層と、該第２誘電体層を被覆し、半導体基板の
他の少なくとも一部分上に延在する第３金属層と
を有し、降服電圧が高められた集積化コンデンサ
を半導体基板上に形成する方法に関するものであ
る。また、本発明はこの方法により製造した集積
化コンデンサおよび少なくとも１つのこのような
コンデンサを有する集積回路にも関するものであ
る。
集積化コンデンサは周知であり、特に、導電性
−誘導性−導電性の型の肉薄層の積重ねの形態に
構成されている。
−誘導性−導電性の型の肉薄層の積重ねの形態に
構成されている。
大きなキヤパシタンスのコンデンサを製造する
為には、このコンデンサの極板を構成する２つの
金属層間の誘電体層を極めて肉薄に（1000〓より
も肉薄に）堆積する必要があり、従つて多数の問
題が生じ、特に数電体層の厚さを制御するのが困
難となつたり、降服電圧が降下したりし、この降
服電圧の降下現象は特に誘導体層の縁部付近にお
いて生じる。
為には、このコンデンサの極板を構成する２つの
金属層間の誘電体層を極めて肉薄に（1000〓より
も肉薄に）堆積する必要があり、従つて多数の問
題が生じ、特に数電体層の厚さを制御するのが困
難となつたり、降服電圧が降下したりし、この降
服電圧の降下現象は特に誘導体層の縁部付近にお
いて生じる。
本発明の目的は、上述したコンデンサの新規な
製造方法を提供することにより上述した欠点を最
小にすることにある。
製造方法を提供することにより上述した欠点を最
小にすることにある。
本発明方法は、半導体基板の少なくとも一部分
上に堆積した第１金属層と、該第１金属層上に堆
積された或いは該第１金属層から形成された第２
誘電体層と、該第２誘電体層を被覆し、半導体基
板の他の少なくとも一部分上に延在する第３金属
層とを有し、降服電圧が高められた集積化コンデ
ンサを半導体基板上に形成するに当り、半導体基
板の少なくとも一部分上に第１金属層を堆積し、
該第１金属層の周縁に沿つて且つ該第１金属層の
下側で半導体基板の一部分を除去し、次に前記の
第２誘導体層を堆積或いは形成してこの第２誘電
体層が前記の第１金属層を完全に被覆するように
し、最後に前記の第３金属層を堆積してこの第３
金属層が前記の第２誘電体層を被覆するとともに
半導体基板の他の少なくとも一部分上に延在し、
しかも前記の第１金属層の周縁に沿つて且つこの
第１金属層の下側に空所が残存するようにするこ
とを特徴とする。
上に堆積した第１金属層と、該第１金属層上に堆
積された或いは該第１金属層から形成された第２
誘電体層と、該第２誘電体層を被覆し、半導体基
板の他の少なくとも一部分上に延在する第３金属
層とを有し、降服電圧が高められた集積化コンデ
ンサを半導体基板上に形成するに当り、半導体基
板の少なくとも一部分上に第１金属層を堆積し、
該第１金属層の周縁に沿つて且つ該第１金属層の
下側で半導体基板の一部分を除去し、次に前記の
第２誘導体層を堆積或いは形成してこの第２誘電
体層が前記の第１金属層を完全に被覆するように
し、最後に前記の第３金属層を堆積してこの第３
金属層が前記の第２誘電体層を被覆するとともに
半導体基板の他の少なくとも一部分上に延在し、
しかも前記の第１金属層の周縁に沿つて且つこの
第１金属層の下側に空所が残存するようにするこ
とを特徴とする。
本発明によれば、誘電体層の縁部付近におい
て、降服現象を著しく減少させるのに充分な距離
に亘つて２つの金属層が除去される。
て、降服現象を著しく減少させるのに充分な距離
に亘つて２つの金属層が除去される。
半導体材料は珪素或いは−族化合物とする
ことができ、一特定例ではこの材料を砒化ガリウ
ムとすることができ、この砒化ガリウムの半導体
化合物は、極めて好適な固有特性を有する為にし
ばしば超高周波素子の製造に用いられている。
ことができ、一特定例ではこの材料を砒化ガリウ
ムとすることができ、この砒化ガリウムの半導体
化合物は、極めて好適な固有特性を有する為にし
ばしば超高周波素子の製造に用いられている。
本発明の一実施例によれば、第１金属層をアル
ミニウムを以つて構成し、第２誘電体層を、この
第１金属層の表面陽極処理により得るアルミナを
以つて構成する。
ミニウムを以つて構成し、第２誘電体層を、この
第１金属層の表面陽極処理により得るアルミナを
以つて構成する。
以下図面につき説明する。
従来の技術によれば、第１図に示す種類の集積
化コンデンサは、半導体基板１上に例えばタンタ
ル或いはアルミニウムより成る第１金属層２と、
例えば化学的な蒸着（CVD）により得た二酸化
珪素SiO2或いは低温でのプラズム堆積によつて
得た窒化珪素Si3N4より成る第２誘電体層３と、
この第２誘電体層３上に延在し半導体基板１に隣
接する第３金属層４とを有し、接点形成に充分な
領域が得られるようにしている。
化コンデンサは、半導体基板１上に例えばタンタ
ル或いはアルミニウムより成る第１金属層２と、
例えば化学的な蒸着（CVD）により得た二酸化
珪素SiO2或いは低温でのプラズム堆積によつて
得た窒化珪素Si3N4より成る第２誘電体層３と、
この第２誘電体層３上に延在し半導体基板１に隣
接する第３金属層４とを有し、接点形成に充分な
領域が得られるようにしている。
誘電体層３が極めて肉薄であり、例えば1000〓
よりも薄い厚さを有する場合には、数ボルト程度
の電圧に対し前記の第１金属層の周辺で半導体基
板を横切つて降服現象がしばしば生じる。この降
服現象は２つの金属層間の距離が短かい為に生じ
るものである。
よりも薄い厚さを有する場合には、数ボルト程度
の電圧に対し前記の第１金属層の周辺で半導体基
板を横切つて降服現象がしばしば生じる。この降
服現象は２つの金属層間の距離が短かい為に生じ
るものである。
この問題を解決するには、第２誘電体層３をこ
れが半導体基板１に隣接するように延在させる方
法がある。しかし、この解決法は常に達成しえる
ものではなく、特に第２誘電体層３が堆積槽では
なく、例えば表面酸化により第１層から形成され
た層である場合には達成できない。
れが半導体基板１に隣接するように延在させる方
法がある。しかし、この解決法は常に達成しえる
ものではなく、特に第２誘電体層３が堆積槽では
なく、例えば表面酸化により第１層から形成され
た層である場合には達成できない。
本発明による集積化コンデンサの製造方法は第
２〜５図に示す以下の順次の工程を行なうことに
ある。
２〜５図に示す以下の順次の工程を行なうことに
ある。
第２図に示す第１工程では、例えばアルミニウ
ム（或いはタンタル）より成る第１金属層１１
を、マスクを介する真空中での蒸着のような通常
の方法により、或いはアルミニウムペーストのセ
リグラフ被着により、或いは他の適当な方法によ
り半導体基板１０上に堆積する。第２図と同じ素
子に同一符号を付した第３図に示す第２工程にお
いては、半導体基板１０の一部分を例えば化学腐
食浴により除去する。この腐食処理は、第１金属
層の下側にミクロンオーダーの距離に亘つて下側
腐食（アンダーエツチング）が得られるまで続け
る。GaAsのような半導体材料の場合には、例え
ば（過酸化水素を加えた）くえん酸希釈液の化学
腐食浴が特に適しており、10分間で1μｍの下側
腐食が得られ、この腐食処理は、基板を脱イオン
水中に数回浸して終了させる。
ム（或いはタンタル）より成る第１金属層１１
を、マスクを介する真空中での蒸着のような通常
の方法により、或いはアルミニウムペーストのセ
リグラフ被着により、或いは他の適当な方法によ
り半導体基板１０上に堆積する。第２図と同じ素
子に同一符号を付した第３図に示す第２工程にお
いては、半導体基板１０の一部分を例えば化学腐
食浴により除去する。この腐食処理は、第１金属
層の下側にミクロンオーダーの距離に亘つて下側
腐食（アンダーエツチング）が得られるまで続け
る。GaAsのような半導体材料の場合には、例え
ば（過酸化水素を加えた）くえん酸希釈液の化学
腐食浴が特に適しており、10分間で1μｍの下側
腐食が得られ、この腐食処理は、基板を脱イオン
水中に数回浸して終了させる。
第４図に示す第３工程においては、第２誘電体
層１２を第１金属層１１上に堆積するか或いはこ
の第１金属層１１から形成し、この第２誘電体層
１２により前記の第１金属層１１の自由表面を完
全に被覆するようにする。
層１２を第１金属層１１上に堆積するか或いはこ
の第１金属層１１から形成し、この第２誘電体層
１２により前記の第１金属層１１の自由表面を完
全に被覆するようにする。
この完全な被覆は、第１金属層１１を表面陽極
処理することにより得るのが好ましい。第１金属
層がアルミニウムである場合には、被覆されるべ
き第１金属層を電解液（例えば水＋酒石酸）中に
浸し、陰極として作用するプラチナ電極と陽極と
して作用する前記のアルミニウム層との間に電流
を流す既知の方法の給湿による陽極処理により、
この第１金属層が表面的にアルミナに変換され
る。電流密度に依存して数分間で数百〓の厚さの
アルミナ層が得られ、一方、数十分の間電位差を
与えることによりこのアルミナ層の密度を高め、
このアルミナ層を所定の使用に一層適したものと
することができる。
処理することにより得るのが好ましい。第１金属
層がアルミニウムである場合には、被覆されるべ
き第１金属層を電解液（例えば水＋酒石酸）中に
浸し、陰極として作用するプラチナ電極と陽極と
して作用する前記のアルミニウム層との間に電流
を流す既知の方法の給湿による陽極処理により、
この第１金属層が表面的にアルミナに変換され
る。電流密度に依存して数分間で数百〓の厚さの
アルミナ層が得られ、一方、数十分の間電位差を
与えることによりこのアルミナ層の密度を高め、
このアルミナ層を所定の使用に一層適したものと
することができる。
第５図に示す第４および最終工程においては、
第３金属層１３を堆積し、この第３金属層が前記
の第２誘電体層１２を被覆するとともに、接点領
域が得られるように或いは半導体基板上に形成さ
れたまたはこの半導体基板に接続された他の素子
間の接続が得られるように前記の第３金属層が半
導体基板の他の部分上に延在するようにする。
第３金属層１３を堆積し、この第３金属層が前記
の第２誘電体層１２を被覆するとともに、接点領
域が得られるように或いは半導体基板上に形成さ
れたまたはこの半導体基板に接続された他の素子
間の接続が得られるように前記の第３金属層が半
導体基板の他の部分上に延在するようにする。
この第３金属層１３は、チタン或いは金のよう
ないかなる任意の導電材料を以つて構成すること
ができる。
ないかなる任意の導電材料を以つて構成すること
ができる。
この第３金属層の堆積は、真空中での蒸着、セ
リグラフ、反応微粉砕等のようないかなる方法に
よつても行なうことができるが、この方法は、永
久的に被覆されないくさび状の空気スペース１４
が形成されるのに適したものとする必要があり、
このようなくさび状空気スペース１４によればコ
ンデンサの極板を構成する２つの金属層１１およ
び１３間を適当な距離にするころができ、従つ
て、半導体基板を通る電流通路は、2000pF／mm2
程度のキヤパシタンスを得ることを考慮した際降
服電圧を10Vよりも大きい適当な値まで高める程
度に充分長くなる。
リグラフ、反応微粉砕等のようないかなる方法に
よつても行なうことができるが、この方法は、永
久的に被覆されないくさび状の空気スペース１４
が形成されるのに適したものとする必要があり、
このようなくさび状空気スペース１４によればコ
ンデンサの極板を構成する２つの金属層１１およ
び１３間を適当な距離にするころができ、従つ
て、半導体基板を通る電流通路は、2000pF／mm2
程度のキヤパシタンスを得ることを考慮した際降
服電圧を10Vよりも大きい適当な値まで高める程
度に充分長くなる。
更に、このようにして製造したコンデンサに関
する超高周波測定によれば、12GHzの値までの周
波数でキヤパシタンスの変動は極めてわずかであ
り、損失は0.1dBよりもはるかに低かつたという
ことを確かめた。
する超高周波測定によれば、12GHzの値までの周
波数でキヤパシタンスの変動は極めてわずかであ
り、損失は0.1dBよりもはるかに低かつたという
ことを確かめた。
本発明は上述した例のみに限定されず、種々の
変更を加えうること勿論である。
変更を加えうること勿論である。
第１図は従来の集積化コンデンサを示す断面
図、第２〜５図は本発明による方法の種々の製造
工程を示す断面図である。 １……半導体基板、２……第１金属層、３……
第２誘電体層、４……第３金属層、１０……半導
体基板、１１……第１金属層、１２……第２誘電
体層、１３……第３金属層、１４……くさび状空
気スペース。
図、第２〜５図は本発明による方法の種々の製造
工程を示す断面図である。 １……半導体基板、２……第１金属層、３……
第２誘電体層、４……第３金属層、１０……半導
体基板、１１……第１金属層、１２……第２誘電
体層、１３……第３金属層、１４……くさび状空
気スペース。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の少なくとも一部分上に堆積した
第１金属層と、該第１金属層上に堆積された或い
は該第１金属層から形成された第２誘電体層と、
該第２誘電体層を被覆し、半導体基板の他の少な
くとも一部分上に延在する第３金属層とを有し、
降服電圧が高められた集積化コンデンサを半導体
基板上に形成するに当り、半導体基板の少なくと
も一部分上に第１金属層を堆積し、該第１金属層
の周縁に沿つて且つ該第１金属層の下側で半導体
基板の一部分を除去し、次に前記の第２誘電体層
を堆積或いは形成してこの第２誘電体層が前記の
第１金属層を完全に被覆するようにし、最後に前
記の第３金属層を堆積してこの第３金属層が前記
の第２誘電体層を被覆するとともに半導体基板の
他の少なくとも一部分上に延在し、しかも前記の
第１金属層の周縁に沿つて且つこの第１金属層の
下側に空所が残存するようにすることを特徴とす
る集積化コンデンサの形成方法。 ２ 特許請求の範囲１記載の集積化コンデンサの
形成方法において、半導体基板を砒化ガリウムで
造ることを特徴とする集積化コンデンサの形成方
法。 ３ 特許請求の範囲１または２記載の集積化コン
デンサの形成方法において、前記の第１金属層を
アルミニウムで造ることを特徴とする集積化コン
デンサの形成方法。 ４ 特許請求の範囲３記載の集積化コンデンサの
形成方法において、前記の第２誘電体層を、アル
ミニウムの前記の第１金属層を表面陽極処理によ
り得るアルミナを以つて構成することを特徴とす
る集積化コンデンサの形成方法。 ５ 特許請求の範囲１〜４のいずれか１つに記載
の集積化コンデンサの形成方法において、半導体
基板の一部分を、化学的腐食浴により前記の第１
金属層の周縁に沿い且つこの第１金属層の下側で
除去することを特徴とする集積化コンデンサの形
成方法。 ６ 特許請求の範囲２記載の集積化コンデンサの
形成方法において、半導体基板の一部分を、化学
的腐食浴により前記の第１金属層を周縁に沿い且
つこの第１金属層の下側で除去し、前記の化学的
腐食浴がくえん酸を含むようにすることを特徴と
する集積化コンデンサの形成方法。 ７ 特許請求の範囲６記載の集積化コンデンサの
形成方法において、前記の第１金属層をアルミニ
ウムで造ることを特徴とする集積化コンデンサの
形成方法。 ８ 特許請求の範囲７記載の集積化コンデンサの
形成方法において、前記の第２誘電体層を、アル
ミニウムの前記の第１金属層を表面陽極処理によ
り得るアルミナを以つて構成することを特徴とす
る集積化コンデンサの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8113424A FR2509516A1 (fr) | 1981-07-08 | 1981-07-08 | Procede destine a accroitre la tension de claquage d'un condensateur integre et condensateur ainsi realise |
| FR8113424 | 1981-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816560A JPS5816560A (ja) | 1983-01-31 |
| JPH0418472B2 true JPH0418472B2 (ja) | 1992-03-27 |
Family
ID=9260349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116675A Granted JPS5816560A (ja) | 1981-07-08 | 1982-07-05 | 集積化コンデンサの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4475120A (ja) |
| EP (1) | EP0070064B1 (ja) |
| JP (1) | JPS5816560A (ja) |
| DE (1) | DE3266800D1 (ja) |
| FR (1) | FR2509516A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508234A (en) * | 1994-10-31 | 1996-04-16 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
| US8692318B2 (en) * | 2011-05-10 | 2014-04-08 | Nanya Technology Corp. | Trench MOS structure and method for making the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3432918A (en) * | 1963-11-12 | 1969-03-18 | Texas Instruments Inc | Method of making a capacitor by vacuum depositing manganese oxide as the electrolytic layer |
| US3466719A (en) * | 1967-01-11 | 1969-09-16 | Texas Instruments Inc | Method of fabricating thin film capacitors |
| US3619387A (en) * | 1970-01-27 | 1971-11-09 | Bell Telephone Labor Inc | Technique for the fabrication of thin film capacitor including lead dioxide conductive films |
| US3679942A (en) * | 1971-02-09 | 1972-07-25 | Rca Corp | Metal-oxide-metal, thin-film capacitors and method of making same |
| US3714529A (en) * | 1971-05-04 | 1973-01-30 | Microsystems Int Ltd | Thin film capacitor |
| FR2138339B1 (ja) * | 1971-05-24 | 1974-08-19 | Radiotechnique Compelec |
-
1981
- 1981-07-08 FR FR8113424A patent/FR2509516A1/fr active Granted
-
1982
- 1982-06-24 US US06/391,266 patent/US4475120A/en not_active Expired - Fee Related
- 1982-06-30 EP EP82200814A patent/EP0070064B1/fr not_active Expired
- 1982-06-30 DE DE8282200814T patent/DE3266800D1/de not_active Expired
- 1982-07-05 JP JP57116675A patent/JPS5816560A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5816560A (ja) | 1983-01-31 |
| DE3266800D1 (en) | 1985-11-14 |
| EP0070064A1 (fr) | 1983-01-19 |
| FR2509516B1 (ja) | 1984-04-20 |
| US4475120A (en) | 1984-10-02 |
| FR2509516A1 (fr) | 1983-01-14 |
| EP0070064B1 (fr) | 1985-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3988214A (en) | Method of fabricating a semiconductor device | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US3699011A (en) | Method of producing thin film integrated circuits | |
| JPS58200566A (ja) | 半導体装置の製造方法 | |
| US4001871A (en) | Semiconductor device | |
| US3741880A (en) | Method of forming electrical connections in a semiconductor integrated circuit | |
| US4450048A (en) | Method of manufacturing capacitors integrated in microelectronic structure | |
| JPH05198741A (ja) | コンデンサを備えた回路パターンおよびその製造方法 | |
| JPH0145232B2 (ja) | ||
| US6433379B1 (en) | Tantalum anodization for in-laid copper metallization capacitor | |
| US3827949A (en) | Anodic oxide passivated planar aluminum metallurgy system and method of producing | |
| US3201667A (en) | Titanium dioxide capacitor and method for making same | |
| US6613641B1 (en) | Production of metal insulator metal (MIM) structures using anodizing process | |
| CN104332330B (zh) | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 | |
| US4003772A (en) | Method for preparing thin film integrated circuit | |
| US3365378A (en) | Method of fabricating film-forming metal capacitors | |
| JPH0418472B2 (ja) | ||
| US3836446A (en) | Semiconductor devices manufacture | |
| JP2570607B2 (ja) | キャパシタの製造方法 | |
| US3523221A (en) | Bi-metal thin film component and beam-lead therefor | |
| JPS583261A (ja) | 竪型埋め込みキヤパシタの製造方法 | |
| JPH097894A (ja) | 固体電解コンデンサの製造方法 | |
| JPS61174757A (ja) | 集積回路チツプ上に集積した容量性素子とその製造方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JPH0114701B2 (ja) |