JPS58200566A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58200566A
JPS58200566A JP58074232A JP7423283A JPS58200566A JP S58200566 A JPS58200566 A JP S58200566A JP 58074232 A JP58074232 A JP 58074232A JP 7423283 A JP7423283 A JP 7423283A JP S58200566 A JPS58200566 A JP S58200566A
Authority
JP
Japan
Prior art keywords
layer
metal
insulating material
capacitor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58074232A
Other languages
English (en)
Other versions
JPH0481334B2 (ja
Inventor
ジヨルジユ・ケル
イヴ・メウスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS58200566A publication Critical patent/JPS58200566A/ja
Publication of JPH0481334B2 publication Critical patent/JPH0481334B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体本体の表面に絶縁材料の第一層を被着し
、この絶縁材料上に堆積させた金属層から、該絶縁材料
の第一層の接点孔の区域で前記半導体本体と接触すると
共にコンデンサの少なくとも一方の極板を具える第一導
体パターンを形成し、然る後該コンデンサの他方の極板
を具えると共に、前記絶縁材料の第一層上に堆積させた
金属層から陽極酸化によって得られた誘電体によって、
該金属層から分離された第二導体パターンを被着して、
表面に回路素子と、多層配線構造とを備える半導体本体
を有する半導体装置を製造する方法に關する、さらに本
発明はこの方法により得られた装置にも関する。
′１・１′ 〔従来技術〕 エレクトロニクス分野で適用されるコンデンサを半導体
デバイスで製造するため、薄膜技術を使用するのが好適
であり、この技術で造られたコンデンサは波数接合の容
量よりも単位面積当りの容量が大きくかつ寄生抵抗も小
さい。さらに、この薄膜コンデンサの容量は、半導体接
合の場合のようには印加電圧に依存しない。
これらコンデンサに誘電体として使用される絶縁材料は
多くの場合酸化珪素（ＳｉＯ２）であるが、それは多く
の場合この歳化牡“が珪素基板からデバイスを製造する
際に形成されるからである。しかしながらこの酸化物は
誘電率が小さい。
この酸化物を極薄にすると絶縁に障害が生ずるおそれが
あるのでこれを極めて薄くすることは困難であり、従っ
てこの誘電体を使用する代わりに、誘電率の高い他の材
料、特に窒化珪素を単独に、この窒化珪素と酸化珪素と
を一緒に用いたり、又最近においては酸化アルミニウム
又は酸化アルミニウムと酸化珪素、の：′層とを一緒に
用いている。
既知方法により、これら誘電体の均質な稠密な薄い層を
得るためには、−・般には度々複雑であったり極めて正
硫な費用の掛かる処理を追加して行うことが必要となる
。そのような場合として酸化珪素又は窒化珪素の層を得
る場合があるにのことが一般に既に堆積されている金属
層の表面から酸化物層を形成するのに陽極酸化を使用す
る傾向が増大している理由であり、この陽極酸化では、
電解液中にひたした酸化されるべき金属表面と電極との
間に適当な電圧を印加する。
この方法はコンデンサの誘電体層を第一堆積金属層で形
成出来るので、いわゆる”　ＭＯＭ（Ｍｅｔａｌ　−０
ｘｉｄｅ　−Ｍｅｔａｌ　）　”コンデンサを製造する
ことに関しては特に重要である。
かかる方法はフランス特許第２１３８８８９号からも公
知である。
この方法では使用する金属の性質はもとより陽極気化に
使用する電解液の組成を選ぶことｉｉできる。アルミニ
ウム層は陽極酸化する間、例えばシュウ酸やエチレング
リフールを含有する電解液として使用される所定の溶液
によって、多孔性の酸化アルミニウム層となる。アルミ
ニウムは電気用の半導体装置（例えばトランジスタとか
集積回路）での接点を造ったり、集積コンデンサを造っ
たりするために多用される金属であるから、この多孔化
の現象は多くの場合好ましくない。このような現象が生
じた場合には多孔性酸化アルミニウムに前述のアルミニ
ウムが拡散し、これが短絡をダ１き起すおそれがある。
この欠点を除去するため、度々この拡散を防ぐ金属、例
えば、ニッケルから成る保護層を酸化アルミニウム層の
いずれの側面に堆積させて被着させている。しかしなが
ら、この方法では追加の工程段階が必要であるので、工
程が複雑がっ高価となる。
他方、製造されるべき能動又は受動素子の密度を考慮す
ると、各素子間の電気的接続には広範囲にわたる接点網
や相互接続網が必要となり、収容力からすると、これを
絶縁層によって分離された並Ｔ層の形態（多層構造）で
提供出来るにすぎないＯ 〔発明の概要〕 本発明の目的は導体パターンの他の素子及びこれらパタ
ーン間の電気的接続部又は通路を同時に接続することに
対しコンパチブルな簡単かつ再現性のある処理によって
、多層構造特にニレベルの配線を有する多層構造中に集
積化すべきＭＯＭコンデンサを製造する方法を提供する
ことにある。
さらに本発明の他の目的は誘電率が高くしかも金属部（
ｍｅｔａｌ　ｐｌａｃｅｓ　）の性質が電気的接続部の
製造に好適な金属酸化物である誘電体を有するコンデン
サを製造することにある。
本発明は電気伝導度の良い金属を適当な電解溶液中に浸
しこれに外部電圧を作用させこの金属を陽極酸化させて
酸化物を形成することに基づくものである。
従ってこの目的の達成を図るため、本発−明によ？ る方法においては、絶縁材料の第一層に接点窓を形成し
た後、半導体本体の全表面上に金属層を堆積し該金属層
をその厚さの一部分にわたり陽極酸化によって金属酸化
物の絶縁性第二層に変換し、其の後この金属及び金属酸
化物の二重層をフォトリソグラフィ技術でパターニング
し、続いてこの組立体に絶縁材料の第三層を被着し、該
第三層を前記コンデンサの他方の極板の区域と前記第−
及び第二導体パターン間の接続部の区域とにおいて、該
接続部の区域ではそこに形成されている前記金属酸化物
を除失した状態で、窓を形成し、其の後導電材料の層を
被着し該層から、前記接続部の区域において前記第一導
体パターンと接触しがっ陽極酸化によって成長され誘電
体として供する金属酸化物の層の一部分によって前記一
方の極板から分離された前記他方の極板を具える前記第
二導体パターンを、フォトリソグラフィ技術で形成した
ことを特徴とする。
この方法によれば多くの利益を奏し得る。先ず第一に、
第二絶縁層を高密度とし得、製造されたコンデンサの特
性を改善することが出来及び漏洩電流の発生するおそれ
が無い利点がある。第三に、この方法を実施するために
必要な各工程段階を低・温度で実施出来、従ってこれら
工程段階はこの構造の能動又は受動素子を構成する拡散
又は注入口・　　　路素子の物理的及び電気的特性には
何ら影響を及ぼさないという利点がある。
しかしながら主要な利点は、コンデンサのプレートすな
わち極板を共通金属層をフォトエツチングすることによ
って各導体パターンと同時に得ることが出来るので、処
理工程数を増やすことなく、多層構造中に当該コンデン
サを製造することが可能となるという点にある。
半導体本体の表面上に堆積させかつコンデンサの極板は
もとより第一導体パターンを構成する金属層をアルミニ
ウムで形成し、稠密の絶縁層を酸化アルミニウムで形成
するのが好ましい。
ここで留意すべきことは、半導体本体の表面に下層の第
一金属層を陽極酸化することによって得た誘電体層から
形成されこの誘電体層自体を第二金属層で被覆したＭＯ
Ｍコンデンサを製造する種々の方法が既に知られている
ということである。
このタイプのコンデンサは例えば西ドイツ出願公ＲＩＪ
１１ｅｓｏａｓ＋号に開示されている。この公知のコン
デンサは二つのアルミニウム極板間にゴまれた稠密酸化
アルミニウム層を備えている。しかしながら他の既知の
方法におけると同様に、そこに用いられている方法は本
発明の要旨である方法とは全く相違している。事実上述
した公開公報の記載によれば、コンデンサの製造は半導
体本体の表面上の多層構造中に配線回路網を製造するこ
ととは無関係として上述した方法の使用を著しく簡単化
しているが、他方、今では多層構造は新しい集積回路の
増大しつつある複雑な特性とコンパチブルな唯一の技術
でもある。
他の点については、この公開公報によれば、誘電体層は
下にある金属層を局部的に陽極酸化することによって得
、コンデンサの二つの極板をこの誘電体層の形成後にエ
ツチングする。
これに対し本発明による方法では、絶縁層陽極酸化を第
一金属層の全表面にわたり行い、この陽［ｉ＃化処理後
直ちにこの絶縁層及び下にある金属層をエツチングして
コンデンサ用極板と第一導電パターンとを形成し、其の
後に通路（ｖｉａｓ　）　ト第二導電パターンとを形成
するものである。
また、本発明は上述した本発明方法番こよって造られた
受動素子及び能動素子を備えた半導体装置に関する。
〔実施例の説明〕
以下、図面につき本発明の詳細な説明する。
尚、第８図において、図を明確にするため、各部分の寸
法を拡大して示しである力（それぞわ５の寸法の釣合を
取って示してしＡ／にしＡ０ 第１図〜第８図に示す実施例におＩ／）て、出発材料を
半導体ウエーノＸ１とし、これに能動及び受動素子（第
１図に示していなし１）を形成する。このウェーハの表
面２上に、第一層、例え＆；酸イし珪素の第一絶縁層８
を堆積する。ｉ＝この第一絶縁ＷＩ８に孔（又は穴）４
を形成する。この孔番ま釘し動又Ｇ；受勅素子との接触
用のためのものである。
この絶縁層８の表面及び孔４を第一金属層５をを陽極酸
化によって絶縁性第二層すなわち稠密な酸化アルミニウ
ム層６に変換し、第１図に示すようにこの酸化アルミニ
ウム層でこの第一金属層５を完全に被覆する。
この酸化アルミニウムＮ６を、ｐＨ−１，８のａ　ｏ　
ｇ７ｔの酒石酸の水溶液中で所望の厚さに依存した電圧
で形成する。
この所望の厚さと印加されるべき電圧との比を約１ｎｎ
／Ｖとする。この実施例ではこの電圧を約２５Ｖに選ぶ
。
次に、このアルミニウム層５を第一導体パターン５ａ及
びＭｏＭコンデンサ用極板極板５ｂ割する。この目的の
ため、層６及びこの第一金属層５に一個以上の窓７を設
け、然る後、第２図に示すように、得られた組立体を第
三層すなわち絶縁材料から成る第一絶縁層８で被覆する
。
続いて、この層８に所定個数の窓を設け、そのうちの数
個の窓９を絶縁層６にも形成し、他の窓Ｎｏではこの絶
縁層６には形成せずにこの層を残しておく。全表面を、
例えば、アルミニウムの第二金属層で被覆し、この第二
金属層に対しフォトエツチング処理を行って第二導電、
＜ターン１１を形成シ、コれをもってコンデンサの第二
極板１２を構成する。
これらコンデンサの極板５ｂ及び１２は導体ツマターン
５ａ及び１１と夫々同時に得られる。このコンデンサは
稠密酸化アルミニウム層６によって構成される誘電体に
よって分離されている二個の極板５ｂ及び１２を以って
構成するＯ 第８図に示すように、導体パターン１１の一部分は孔す
なわち窓９を経て導体ノぜターン５ａの一部分と接触す
る０
【図面の簡単な説明】
第１図〜第８図は本発明による方法を使用して得られた
ＭＯＭコンデンサを具える半導体装置の製造の各段階を
概略的に示す断面図である。 １・・・半導体ウェー／％　　　２・・・（ウエーノ・
の）表面８・・・第一絶縁層　　　　４・・・孔５・・
・第一金属層　　　　５ａ・・・第一導体ノセターン６
ｂ・・・一方の極板　　　　６・・・絶縁層？　、　９
　、　Ｎｏ・・・窓　　　　８・・・第二絶縁層１１・
・・第二導体パターン １２・・・他方の極板。 特ｒ′χ願人　　エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 １　半導体本体の表面に絶縁材料の第一層を被着し、こ
    の絶縁材料上に堆積させた金属層から、該絶縁材料の第
    一層の接点孔の区域で前記半導体本体と接触すると共に
    コンデンサの少なくとも一方の極板を具える第一導体パ
    ターンを形成し、然る後該コンデンサの他方の極板を具
    えると共に、前記絶縁材料の第一層上に堆積させた金属
    層から陽極酸化によって得られた誘電体によって、該金
    属層から分離された第二導体パターンを被着して、ｒ５
    に回路素子と多層配線構造とを備える半導体本体を有す
    る半導体装置を製造するに当り・前記絶縁材料の第一層
    に接点窓を形成した後、半導体本体の全表面上に金属層
    を堆積し該金属層をその厚さの一部分にわたり陽極酸化
    によって金属酸化物の絶縁性第二層に変換し、其の後こ
    の金属及び金属酸化物の二重層をフォトリソグラフィ技
    術でパターニングし、続いてこの組立体に絶縁材料の第
    三層を被着し、該第三層を前記コンデンサの他方の極板
    の区域と前記第−及び第二導体パターン間の接続部の区
    域とにおいて、該接続部の区域ではそこに、形成されて
    いる前記金属酸化物を除去した状態で、窓を形成し、其
    の後導電材料の層を被着し該層から前記接続部の区域に
    おいて前記第一導体パターンと接触しかつ陽極酸化によ
    って成長され誘電体として供する金属酸・化物の層の一
    部分によって前記一方の極板から分離された前記他方の
    極板を具える前記第二導体パターンを、フォトリソグラ
    フィ技術゛で形成したことを特徴４とする半導体装置の
    製造方法。 九　前記、第−及び第二導体パターンをアルミニウムで
    形成し及び前記誘電体を酸化アルミニウムで構成したこ
    とを特徴とする特許結末の範囲１記載の半導体装置の製
    造方法。
JP58074232A 1982-04-30 1983-04-28 半導体装置の製造方法 Granted JPS58200566A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8207535 1982-04-30
FR8207535A FR2526225B1 (fr) 1982-04-30 1982-04-30 Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu

Publications (2)

Publication Number Publication Date
JPS58200566A true JPS58200566A (ja) 1983-11-22
JPH0481334B2 JPH0481334B2 (ja) 1992-12-22

Family

ID=9273598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58074232A Granted JPS58200566A (ja) 1982-04-30 1983-04-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4481283A (ja)
JP (1) JPS58200566A (ja)
DE (1) DE3314100A1 (ja)
FR (1) FR2526225B1 (ja)
GB (1) GB2119570B (ja)
NL (1) NL8301461A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
EP0464866A3 (en) * 1984-02-21 1992-07-15 Mosaic Systems, Inc. Wafer and method of making same
FR2575335B1 (fr) * 1984-12-21 1987-06-19 Thomson Csf Element capacitif integre sur une pastille de circuit integre, et procede de realisation de cet element capacitif
US4837520A (en) * 1985-03-29 1989-06-06 Honeywell Inc. Fuse status detection circuit
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
GB2208453B (en) * 1987-08-24 1991-11-20 Marconi Electronic Devices Capacitors
US5025304A (en) * 1988-11-29 1991-06-18 Mcnc High density semiconductor structure and method of making the same
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
ATE155928T1 (de) * 1990-05-31 1997-08-15 Canon Kk Verfahren zur herstellung einer halbleiterspeicheranordnung mit kondensator
WO1994007266A1 (en) * 1992-09-23 1994-03-31 Massachusetts Institute Of Technology A voltage programmable link having reduced capacitance
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5631804A (en) 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5972788A (en) * 1996-05-22 1999-10-26 International Business Machines Corporation Method of making flexible interconnections with dual-metal-dual-stud structure
US6069051A (en) * 1996-06-17 2000-05-30 International Business Machines Corporation Method of producing planar metal-to-metal capacitor for use in integrated circuits
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6048763A (en) 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6342681B1 (en) * 1997-10-15 2002-01-29 Avx Corporation Surface mount coupler device
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
JP3516593B2 (ja) * 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
US6323078B1 (en) * 1999-10-14 2001-11-27 Agere Systems Guardian Corp. Method of forming metal oxide metal capacitors using multi-step rapid thermal process and a device formed thereby
US6384468B1 (en) 2000-02-07 2002-05-07 International Business Machines Corporation Capacitor and method for forming same
US6452251B1 (en) 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
US6261917B1 (en) * 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
CN104465629B (zh) * 2013-09-23 2017-06-09 中芯国际集成电路制造(上海)有限公司 无源器件结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4884579A (ja) * 1972-02-12 1973-11-09
JPS5290279A (en) * 1976-01-23 1977-07-29 Nippon Telegr & Teleph Corp <Ntt> Mos memory device
JPS53108790A (en) * 1977-03-04 1978-09-21 Matsushita Electric Ind Co Ltd Production of capacity element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB907666A (ja) * 1900-01-01
DE1920684A1 (de) * 1969-04-23 1970-11-05 Siemens Ag Verfahren zum Herstellen von Aluminium-Aluminiumoxid-Metall-Kondensatoren in integrierten Schaltungen
NL7002117A (ja) * 1970-02-14 1971-08-17
FR2138339B1 (ja) * 1971-05-24 1974-08-19 Radiotechnique Compelec
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
JPS54158884A (en) * 1978-06-06 1979-12-15 Oki Electric Ind Co Ltd Manufacture of semiconductor device
DE2912439A1 (de) * 1979-03-29 1980-10-16 Standard Elektrik Lorenz Ag Integrierter halbleiterschaltkreis mit integrierten speicherkapazitaeten
US4261772A (en) * 1979-07-06 1981-04-14 American Microsystems, Inc. Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques
JPS5771162A (en) * 1980-10-22 1982-05-01 Hitachi Ltd Semiconductor device
FR2493045A1 (fr) * 1980-10-23 1982-04-30 Thomson Csf Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4884579A (ja) * 1972-02-12 1973-11-09
JPS5290279A (en) * 1976-01-23 1977-07-29 Nippon Telegr & Teleph Corp <Ntt> Mos memory device
JPS53108790A (en) * 1977-03-04 1978-09-21 Matsushita Electric Ind Co Ltd Production of capacity element

Also Published As

Publication number Publication date
FR2526225A1 (fr) 1983-11-04
DE3314100A1 (de) 1983-11-03
JPH0481334B2 (ja) 1992-12-22
FR2526225B1 (fr) 1985-11-08
GB2119570B (en) 1985-09-18
US4481283A (en) 1984-11-06
NL8301461A (nl) 1983-11-16
GB8311430D0 (en) 1983-06-02
GB2119570A (en) 1983-11-16

Similar Documents

Publication Publication Date Title
JPS58200566A (ja) 半導体装置の製造方法
US3699011A (en) Method of producing thin film integrated circuits
US3862017A (en) Method for producing a thin film passive circuit element
US3988214A (en) Method of fabricating a semiconductor device
US3256588A (en) Method of fabricating thin film r-c circuits on single substrate
US4450048A (en) Method of manufacturing capacitors integrated in microelectronic structure
US4001871A (en) Semiconductor device
US20150093497A1 (en) Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US4890192A (en) Thin film capacitor
JPH0250625B2 (ja)
CN100474509C (zh) 具有电容器的集成电路装置及制造方法
US3466719A (en) Method of fabricating thin film capacitors
US3544287A (en) Heat treatment of multilayered thin film structures employing oxide parting layers
US4283485A (en) Conductor crossovers for integrated RC-circuits
US7005722B2 (en) RC terminator and production method therefor
JPS59144162A (ja) 薄膜回路の製造方法
KR100482025B1 (ko) 반도체 소자의 제조방법
JPH0247862A (ja) 半導体集積回路装置
JPS5890755A (ja) 半導体装置
US4200502A (en) Method for producing an electrical thin layer circuit
JP2570607B2 (ja) キャパシタの製造方法
KR100641546B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR101190848B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
JPS58105553A (ja) 半導体装置の製造方法
JPH0418472B2 (ja)