JPS5816560A - 集積化コンデンサの形成方法 - Google Patents
集積化コンデンサの形成方法Info
- Publication number
- JPS5816560A JPS5816560A JP57116675A JP11667582A JPS5816560A JP S5816560 A JPS5816560 A JP S5816560A JP 57116675 A JP57116675 A JP 57116675A JP 11667582 A JP11667582 A JP 11667582A JP S5816560 A JPS5816560 A JP S5816560A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- forming
- semiconductor substrate
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板の少なくとも一部分上に堆積した
第】金ＪｉｉＩＰＩｎと、該第１金縛層上に堆積された
或いは該第１金属層から形成された第１１体層と、該第
２誘電体層を被覆し、半導体基板の他の少なくとも一部
分上に延在す・る第８金属階とを有し、降服電、圧が高
められた集積化コンデンサを半導体基板上に形成する方
法に関するものである。また、本発明はこの方法により
製造した集権化コンデンサおよび少なくとも１つのこの
ようなコンデンサを有する集積回路にも関するものであ
る。 集権化コンデンサ＆ゴ周知であり、特に、導筒、性−誘
瞥、性−導瞥性の型の肉薄鋤の積重ねの形態に構成され
ている。 大きなキャパシタンスのコンデンサを製造する為には、
このコンデンサの極板を構成する２つの金縛層間の誘ｗ
１体階を極めて肉薄に（１０００人よりも肉薄に）堆積
する必要があり、従って多数の問題が生じ、特
第】金ＪｉｉＩＰＩｎと、該第１金縛層上に堆積された
或いは該第１金属層から形成された第１１体層と、該第
２誘電体層を被覆し、半導体基板の他の少なくとも一部
分上に延在す・る第８金属階とを有し、降服電、圧が高
められた集積化コンデンサを半導体基板上に形成する方
法に関するものである。また、本発明はこの方法により
製造した集権化コンデンサおよび少なくとも１つのこの
ようなコンデンサを有する集積回路にも関するものであ
る。 集権化コンデンサ＆ゴ周知であり、特に、導筒、性−誘
瞥、性−導瞥性の型の肉薄鋤の積重ねの形態に構成され
ている。 大きなキャパシタンスのコンデンサを製造する為には、
このコンデンサの極板を構成する２つの金縛層間の誘ｗ
１体階を極めて肉薄に（１０００人よりも肉薄に）堆積
する必要があり、従って多数の問題が生じ、特
【銹電体
触のＮさを制御するのが困難となったり、降服電圧が降
下したりし、この降服電圧の降下現象は特に銹嘗体屑の
縁部付近において生じる。 本発明の目的は、上述したコンデンサの新規な製造方法
を提供することにより上述した欠点を最小にすることに
ある。 本発明方決は、半導体基板の少なくとも一部分上に堆積
した第１金ＪＩＭＩと、該第】金ｊｉ１階上に堆積され
た或いは該第１金Ｘ層から形成された第２誘電体層と、
該第２誘電体層を被着し、半導体基板の他の少なくとも
一部分上に延在する第８金属層とを有し、降服電圧か高
められた集積化コンデンサを半導体基板上に形成するに
当り、半導体基板の少なくとも一部分上に第１金属層を
堆積し、該第１金属層の周縁に沿って且つ該第１金属層
の下側で半導体基板の一部分を除去し、次に前記の第２
誘電一体層を堆積或いは形成、してこの第２ＩＳ１１体
階が前記の第１金ｍ層を完全に被覆するようにし、最後
に前記の第８金属層？堆積してこの第８金ｓＦ＠が前記
の第２誘１．体層を被覆するとともに半導体基板の他の
少なくとも一部分上に延在し、しかも前記の第】金ｉｉ
ｇ層の周縁に沿って且つこの＃１金属層の下側に空所が
残存するようにすることを特徴とする。 本−明によれば、誘電体層の縁部付近において、降服現
象を著しく減少させるのに充分な距離に亘って２つの金
ｊ１層か除去される。 半導体材料は珪素或いはｍ−ｖ族化合物とすることがで
き、−特定例ではこの材料を砒化ガリウムとすることが
でき、この砒化ガリウムの半導体化合物は、極めて好適
な固有特性を有する為にしはしは超高周波素子の製造に
用いられている。 本発明の一実施例に゛よれば、第１金棒層をアルミニウ
ムを以って構成し、第２誘電体層を、この第１金ＩＩｉ
、ＰＩｊの表面陽極処理により得るアルミナを以って構
成する。 以下図面につき説明する。 従来の技術によれば、第１図に示す８ＩＩｔｉｉＩの集
権化コンデンサは、半導体基板１上に例えばタンタル或
いはアルミニウムより成る第１金ＭＭ２と、例えば化目
的な蒸着（ＯＶＤ）により得た二酸化珪素Ｓ１０．或い
は低流でのプラズム堆積によって得た窒化珪素５ｉ８Ｎ
、より成る第２銹市体層８と、この第２誘電体胎８上に
延在し半導体基板１に隣接する第８金１１８４とを有し
、接点形成に充分な領域が得られるようにしている。 誘ｗ５体１ｗｌ８か極めて肉薄であり、例えば１０００
λよりも薄い厚さを有する場合には、数ボルト程度の電
圧に対し前記の第１金属層の周辺で半導体基板を横切っ
て降服現象かしばしば生じる。この降服現象は２つの金
Ｊｉｉ層間の距離が知かい為に生じるものである。 この問題を解決するには、第２誘電体層８をこれが半導
体基板１に隣接するように延在させる方法がある。しか
し、この解決法は常に達放しえるものではなく、特に第
２誘電体層８が堆積層ではなく、例えば表面酸化により
第１層から形成された屑である場合には達成できない。 本発明による集積化コンデンサの製造方法は第２〜５図
に示す以下の順次の１稈を行なうことにあ−る。 第２図に示す第１工程では、例えばアルミニウム（或い
はタンタル）より匠る第１金ｍ層１１ｆ−、マスクを介
する真空中での蒸着のような通常の方法により、或いは
アルミニウムペーストのセリグーラフ被着により、或い
は他の適当な方法により半導体基板】０上に堆積する。 第２図と同じ１子に同一符号を付した第８図に示す第２
工程においては、半導体基板１０の一部分を例えば化学
腐食浴により除去する。こ°□の腐食処理は、第】金Ｉ
ｉ１層の下側にミクロンオーダーの距離に亘って下側腐
食（アンダーエツチング）が得られるまで続ける。 ＧａＡｓのような半導体゛材料の場合には、例えば（過
師化水索を加えた）くえん酸希釈液の化学腐食浴が特に
適しており、１０分間で１μｍの下側腐食か得られ、こ
の腐食処理は、基板を脱イオン水中に数回浸して終了さ
せる。 第４図に示す第３工程においては、第２Ｍ１１体層１２
を第１金ｙ層１１上にＳ柚するか或いはこの第１金一層
】】から形成し、この第２誘１１体屑】２により前記の
第１金一層１１の自由表面Ｅ％’全に被覆するようにす
る。 この完全な被覆は、第１金Ｍ層１】を衷面陽彬処理する
ことにより得るのか好ましい。第１金属層がアルミニウ
ムである場合には、被着されるべき第１金＊ ｍ Ｅ
！、解液（例えば水子酒石酸）中に浸し、−極として作
用するプラチナ１１１ｉｉｌｌとＷ＃栓として作用する
前記のアルミニウム層との間に電流を流す既知の方法の
給温による陽極処理により、この第１＊ｍｍか表面的に
アルミナに蛮族される。 電流密度に依存して数分間で数百人の厚さのアルミナ層
が得られ、一方、数十分の…１’ｌＦ１１誘１１えるこ
とにより、このアルミナ層の密度を高め、このアルミナ
層を所定の使用に一漸適したものとすることかできる。 第５図に示す１および最終ニーにおいては、第８金Ｍ層
１８を堆積し、この第８金属層が前記の第２誘嘗体階１
２を被覆するとともに、接点領燵か得られるように或い
は半導体基板上に形成されたまたはこの半導体基板に接
続された仲の素子間の接続か得られるように前記の第８
金属層が半導体基板の他の部分上に延在するようにする
。 この第８金継胎１８は、チタン或いは金のようないかな
る任慧の導電、材料を以って構成すること−かできる。 この第８金属層の堆積は、真空中での蒸着、セリグラフ
、反応微粉砕等のようないかなる方法によっても行なう
ことができるか、この方法は、永久的に被覆されないく
さび状の空気スペース】４が形成されるのに適したもの
とする必要があり、このようなくさび状空気スペース１
４によりはコンデンサの極板を構成する２つの金Ｊｉｌ
Ｊ１１１および１８間を適当な距離にすることができ、
従って、半導体基板を通る電流通路は、２０００ ｐＦ
／１１１１”程度のキャパシタンスを得ることを考慮し
た際降服重圧をＩＯＶよりも大きい適当な値まで高める
程度に充分長くなる。 更に、このようにしてｇｊＪ′ＩＭシたコンデンサに関
する超高周波測定によれば、１２ ＧＨ２の値までの周
波数でキャパシタンスの変動は極めてわずかであり、損
失は０．１６Ｂよりもはるかに低かったということを確
かめた。 本発明は上述した例のみに限定されず、棟々の変更を加
えうること勿論である。
触のＮさを制御するのが困難となったり、降服電圧が降
下したりし、この降服電圧の降下現象は特に銹嘗体屑の
縁部付近において生じる。 本発明の目的は、上述したコンデンサの新規な製造方法
を提供することにより上述した欠点を最小にすることに
ある。 本発明方決は、半導体基板の少なくとも一部分上に堆積
した第１金ＪＩＭＩと、該第】金ｊｉ１階上に堆積され
た或いは該第１金Ｘ層から形成された第２誘電体層と、
該第２誘電体層を被着し、半導体基板の他の少なくとも
一部分上に延在する第８金属層とを有し、降服電圧か高
められた集積化コンデンサを半導体基板上に形成するに
当り、半導体基板の少なくとも一部分上に第１金属層を
堆積し、該第１金属層の周縁に沿って且つ該第１金属層
の下側で半導体基板の一部分を除去し、次に前記の第２
誘電一体層を堆積或いは形成、してこの第２ＩＳ１１体
階が前記の第１金ｍ層を完全に被覆するようにし、最後
に前記の第８金属層？堆積してこの第８金ｓＦ＠が前記
の第２誘１．体層を被覆するとともに半導体基板の他の
少なくとも一部分上に延在し、しかも前記の第】金ｉｉ
ｇ層の周縁に沿って且つこの＃１金属層の下側に空所が
残存するようにすることを特徴とする。 本−明によれば、誘電体層の縁部付近において、降服現
象を著しく減少させるのに充分な距離に亘って２つの金
ｊ１層か除去される。 半導体材料は珪素或いはｍ−ｖ族化合物とすることがで
き、−特定例ではこの材料を砒化ガリウムとすることが
でき、この砒化ガリウムの半導体化合物は、極めて好適
な固有特性を有する為にしはしは超高周波素子の製造に
用いられている。 本発明の一実施例に゛よれば、第１金棒層をアルミニウ
ムを以って構成し、第２誘電体層を、この第１金ＩＩｉ
、ＰＩｊの表面陽極処理により得るアルミナを以って構
成する。 以下図面につき説明する。 従来の技術によれば、第１図に示す８ＩＩｔｉｉＩの集
権化コンデンサは、半導体基板１上に例えばタンタル或
いはアルミニウムより成る第１金ＭＭ２と、例えば化目
的な蒸着（ＯＶＤ）により得た二酸化珪素Ｓ１０．或い
は低流でのプラズム堆積によって得た窒化珪素５ｉ８Ｎ
、より成る第２銹市体層８と、この第２誘電体胎８上に
延在し半導体基板１に隣接する第８金１１８４とを有し
、接点形成に充分な領域が得られるようにしている。 誘ｗ５体１ｗｌ８か極めて肉薄であり、例えば１０００
λよりも薄い厚さを有する場合には、数ボルト程度の電
圧に対し前記の第１金属層の周辺で半導体基板を横切っ
て降服現象かしばしば生じる。この降服現象は２つの金
Ｊｉｉ層間の距離が知かい為に生じるものである。 この問題を解決するには、第２誘電体層８をこれが半導
体基板１に隣接するように延在させる方法がある。しか
し、この解決法は常に達放しえるものではなく、特に第
２誘電体層８が堆積層ではなく、例えば表面酸化により
第１層から形成された屑である場合には達成できない。 本発明による集積化コンデンサの製造方法は第２〜５図
に示す以下の順次の１稈を行なうことにあ−る。 第２図に示す第１工程では、例えばアルミニウム（或い
はタンタル）より匠る第１金ｍ層１１ｆ−、マスクを介
する真空中での蒸着のような通常の方法により、或いは
アルミニウムペーストのセリグーラフ被着により、或い
は他の適当な方法により半導体基板】０上に堆積する。 第２図と同じ１子に同一符号を付した第８図に示す第２
工程においては、半導体基板１０の一部分を例えば化学
腐食浴により除去する。こ°□の腐食処理は、第】金Ｉ
ｉ１層の下側にミクロンオーダーの距離に亘って下側腐
食（アンダーエツチング）が得られるまで続ける。 ＧａＡｓのような半導体゛材料の場合には、例えば（過
師化水索を加えた）くえん酸希釈液の化学腐食浴が特に
適しており、１０分間で１μｍの下側腐食か得られ、こ
の腐食処理は、基板を脱イオン水中に数回浸して終了さ
せる。 第４図に示す第３工程においては、第２Ｍ１１体層１２
を第１金ｙ層１１上にＳ柚するか或いはこの第１金一層
】】から形成し、この第２誘１１体屑】２により前記の
第１金一層１１の自由表面Ｅ％’全に被覆するようにす
る。 この完全な被覆は、第１金Ｍ層１】を衷面陽彬処理する
ことにより得るのか好ましい。第１金属層がアルミニウ
ムである場合には、被着されるべき第１金＊ ｍ Ｅ
！、解液（例えば水子酒石酸）中に浸し、−極として作
用するプラチナ１１１ｉｉｌｌとＷ＃栓として作用する
前記のアルミニウム層との間に電流を流す既知の方法の
給温による陽極処理により、この第１＊ｍｍか表面的に
アルミナに蛮族される。 電流密度に依存して数分間で数百人の厚さのアルミナ層
が得られ、一方、数十分の…１’ｌＦ１１誘１１えるこ
とにより、このアルミナ層の密度を高め、このアルミナ
層を所定の使用に一漸適したものとすることかできる。 第５図に示す１および最終ニーにおいては、第８金Ｍ層
１８を堆積し、この第８金属層が前記の第２誘嘗体階１
２を被覆するとともに、接点領燵か得られるように或い
は半導体基板上に形成されたまたはこの半導体基板に接
続された仲の素子間の接続か得られるように前記の第８
金属層が半導体基板の他の部分上に延在するようにする
。 この第８金継胎１８は、チタン或いは金のようないかな
る任慧の導電、材料を以って構成すること−かできる。 この第８金属層の堆積は、真空中での蒸着、セリグラフ
、反応微粉砕等のようないかなる方法によっても行なう
ことができるか、この方法は、永久的に被覆されないく
さび状の空気スペース】４が形成されるのに適したもの
とする必要があり、このようなくさび状空気スペース１
４によりはコンデンサの極板を構成する２つの金Ｊｉｌ
Ｊ１１１および１８間を適当な距離にすることができ、
従って、半導体基板を通る電流通路は、２０００ ｐＦ
／１１１１”程度のキャパシタンスを得ることを考慮し
た際降服重圧をＩＯＶよりも大きい適当な値まで高める
程度に充分長くなる。 更に、このようにしてｇｊＪ′ＩＭシたコンデンサに関
する超高周波測定によれば、１２ ＧＨ２の値までの周
波数でキャパシタンスの変動は極めてわずかであり、損
失は０．１６Ｂよりもはるかに低かったということを確
かめた。 本発明は上述した例のみに限定されず、棟々の変更を加
えうること勿論である。
第１図は従来の集権化コンデンサを示す断面図、第２〜
ｂ１は本発明による方法の神々の製造工程を示す−ｒ面
図である。 １・・・半導体基板 ト・・門１金群層８・・・
第２誘電体層 ４・・・第８金属層１０・・・半導
体基ｉＩｌ １１・・・第１金ｊ１ｍ１２・・・第
２誘嘗１体層゛ 】８・・・第８金属層１４・・・くさ
び状空気スペース。
ｂ１は本発明による方法の神々の製造工程を示す−ｒ面
図である。 １・・・半導体基板 ト・・門１金群層８・・・
第２誘電体層 ４・・・第８金属層１０・・・半導
体基ｉＩｌ １１・・・第１金ｊ１ｍ１２・・・第
２誘嘗１体層゛ 】８・・・第８金属層１４・・・くさ
び状空気スペース。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の少なくとも一部分上に堆積した第１金
属層き、該第１ ｅｌｉＪＩ上に堆積された或いは該第
１金属層から形成された第２誘電体層と、該第２誘電体
層を被覆し、半導体基板の他の少なくとも一部分上に延
在する第８金属層とを有し、降服電圧が高められた集権
化コンデンサを半導体基板上に形成するに当り、半導体
基板の少なくとも一部分上に第１金１１Ｍ１を堆積し、
該第１金属層の周縁に沿って且つ該第１金属層の下側で
半導体基板の一部分を除去し、次に前記の第２誘電体層
を堆積成いは形成してこの第２誘電体層が前記の第１金
属層を完全に被覆するようにし、鍛捗に前記の第８金μ
層を堆積してこの第８金１！１層が前記の第２誘電体層
を被覆するとともに半導体基板の他の少なくとも一部分
上に延在し、しかも前記の第１金属層の周縁に沿つて且
つこの第１金Ｍ層の下側に空所が残存するようにするこ
とを特徴とする集積化コンデンサの形成、方法。 ２、特許請求の範囲ｌ記載の集権化コンデンサの形成方
法において、半導体基板を砒化ガリウムで造ることを特
徴とする集権化コンデンサの形成方法。 ＆ 特許請求の範囲ｌまたは２記載の集権化コンデンサ
の形成方法において、前記の第１金ＪＩＮをアルミニウ
ムで造ることを特徴とする集権化コンデンサの形成方法
。 表 特許請求の範囲８記載の集権化コンデンサの形成方
法において、ｉｌ記の第２Ｍ１１体層を、アルミニウム
の前記の第１金属層を表面５＃極処理により得るアルミ
ナを以ってｌ１ｆｆすることを特ｉＢする集権化コンで
ンサの形成方決。 五 特許請求の範囲１〜４のいずれか１つ区記載の集積
化コンデンサの形成方法において、半導傍基板の一部分
を、作字的腐食浴により前記の第１金ｊＩＩＳの周縁に
沿い且、つこの第１金属層の下側で除去することを特徴
と、する集権化コンデンサの形成方法。 ａ 特許請求の範ａＳ記載の集積化コンデンサの形成方
法において、半導体基板の一部分□を、化学的腐食浴に
より前記の第１金属層の周縁に沿い且つこの第１金属層
の下側で除失し、前記の化学的腐食浴がくえん酸を含む
ようにすることを特徴とする集権化コンデンサの形成方
法。 １ 特許請求の範囲６記敏の集権化コンデンサ□の形成
方法において、前記の第１金属層をアルミニウムで造る
ことを特徴とする集権化コンデンサの形成方法。 ＆ 特許請求の範囲フ記載の集積化コンデンサの形成方
法において、前記の第２＃！電体層を、アルミニウムの
前記の第１金縛層を表面陽極処理により得るアルミナを
以って構成することを特徴とする集権化コンデンサの形
成方決０
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8113424 | 1981-07-08 | ||
| FR8113424A FR2509516A1 (fr) | 1981-07-08 | 1981-07-08 | Procede destine a accroitre la tension de claquage d'un condensateur integre et condensateur ainsi realise |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816560A true JPS5816560A (ja) | 1983-01-31 |
| JPH0418472B2 JPH0418472B2 (ja) | 1992-03-27 |
Family
ID=9260349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116675A Granted JPS5816560A (ja) | 1981-07-08 | 1982-07-05 | 集積化コンデンサの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4475120A (ja) |
| EP (1) | EP0070064B1 (ja) |
| JP (1) | JPS5816560A (ja) |
| DE (1) | DE3266800D1 (ja) |
| FR (1) | FR2509516A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508234A (en) * | 1994-10-31 | 1996-04-16 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
| US8692318B2 (en) * | 2011-05-10 | 2014-04-08 | Nanya Technology Corp. | Trench MOS structure and method for making the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3432918A (en) * | 1963-11-12 | 1969-03-18 | Texas Instruments Inc | Method of making a capacitor by vacuum depositing manganese oxide as the electrolytic layer |
| US3466719A (en) * | 1967-01-11 | 1969-09-16 | Texas Instruments Inc | Method of fabricating thin film capacitors |
| US3619387A (en) * | 1970-01-27 | 1971-11-09 | Bell Telephone Labor Inc | Technique for the fabrication of thin film capacitor including lead dioxide conductive films |
| US3679942A (en) * | 1971-02-09 | 1972-07-25 | Rca Corp | Metal-oxide-metal, thin-film capacitors and method of making same |
| US3714529A (en) * | 1971-05-04 | 1973-01-30 | Microsystems Int Ltd | Thin film capacitor |
| FR2138339B1 (ja) * | 1971-05-24 | 1974-08-19 | Radiotechnique Compelec |
-
1981
- 1981-07-08 FR FR8113424A patent/FR2509516A1/fr active Granted
-
1982
- 1982-06-24 US US06/391,266 patent/US4475120A/en not_active Expired - Fee Related
- 1982-06-30 EP EP82200814A patent/EP0070064B1/fr not_active Expired
- 1982-06-30 DE DE8282200814T patent/DE3266800D1/de not_active Expired
- 1982-07-05 JP JP57116675A patent/JPS5816560A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2509516A1 (fr) | 1983-01-14 |
| DE3266800D1 (en) | 1985-11-14 |
| EP0070064A1 (fr) | 1983-01-19 |
| US4475120A (en) | 1984-10-02 |
| FR2509516B1 (ja) | 1984-04-20 |
| JPH0418472B2 (ja) | 1992-03-27 |
| EP0070064B1 (fr) | 1985-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3256588A (en) | Method of fabricating thin film r-c circuits on single substrate | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US3988214A (en) | Method of fabricating a semiconductor device | |
| GB2119570A (en) | Integrated capacitor manufacture | |
| DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
| US4450048A (en) | Method of manufacturing capacitors integrated in microelectronic structure | |
| US4001871A (en) | Semiconductor device | |
| US4890192A (en) | Thin film capacitor | |
| US3839111A (en) | Method of etching silicon oxide to produce a tapered edge thereon | |
| US20150357401A1 (en) | Multilayer electrical device | |
| US3827949A (en) | Anodic oxide passivated planar aluminum metallurgy system and method of producing | |
| US4681666A (en) | Planarization of a layer of metal and anodic aluminum | |
| CN104332330B (zh) | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 | |
| JPS5816560A (ja) | 集積化コンデンサの形成方法 | |
| US3365378A (en) | Method of fabricating film-forming metal capacitors | |
| JPS63150998A (ja) | 金属導体用の陽極処理アルミニウム支持装置の製造方法 | |
| JP2570607B2 (ja) | キャパシタの製造方法 | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| US3523221A (en) | Bi-metal thin film component and beam-lead therefor | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| CN110767633A (zh) | 一种不同深度的电容结构及制作方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| SU381310A1 (ru) | Способ изготовления пленочных микросхем | |
| JPS61174757A (ja) | 集積回路チツプ上に集積した容量性素子とその製造方法 |