JPH04185461A - 文字パターン発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドツトの集合である文字パターンで文字を表
わすプリンタ等に用いられる文字パターン発生器に関し
、特に文字パターンの展開方向に平行なドツト列ごとに
、１ドツトずつ順次印字データを出力する文字パターン
発生器に関する。

〔従来の技術〕

従来、この種の文字パターン発生器は、ビットマツプ形
式のものとアウトラインフォント形式のものがあった。

ビットマツプ形式のものは、１ドツトを１ビツトに対応
させて文字パターンを記憶し、記憶された文字パターン
をそのまま出力するものであり、１文字を構成するドツ
トの数が増えるにつれて記憶すべきデータ量が増大し、
文字を拡大して印字しようとするときに、見かけ上ドツ
トの大きさが大きくなって見にくくなるという欠点があ
る。そこで、文字の輪郭線のデータのみを記憶し、印字
を行うときにそのつど、文字パターンを構成する各ドツ
トが印字するドツトか印字しないドツトかを輪郭線のデ
ータをもとに決定し、文字パターンを出力するアウトラ
インフォント形式のものが考え出された。

〔発明が解決しようとする課題〕

上述した従来の文字パターン発生器のうち、アウトライ
ンフォント形式のものでは、輪郭線のデータをもとに文
字パターンを発生するときに、それぞれのドツトが輪郭
線の内側にあって印字を行うドツトなのか、輪郭線の外
側にあって印字を行わないドツトなのかの判断に時間が
かかり、印字速度が速いときに文字パターンの発生がそ
れに追いつかず、また文字パターンの発生に複雑なハー
ドウェアを必要として高価になるという欠点がある。

本発明の目的は、文字パターンを構成する各ドツトが印
字を行うドツトなのか印字を行わないドツトなのかの判
断を安価なハードウェアで高速に行うことによって、安
価で高速な文字パターン発生器を提供することにある。

〔課題を解決するための手段〕

本発明の文字パターン発生器は、 文字パターンの展開方向に平行なドツト列のドツトのう
ち印字しないドツトの次におかわる印字するドツトに対
応して”１”を入力する第１の入力端子と、 該ドツト列のドツトのうち印字するドツトの次におかれ
る印字しないドツトに対応して”１”を入力する第２の
入力端子と、 出力端子と、 第２の入力端子の入力を反転するインバータと、 入力を順次出力される印字データの１ト・ントに相当す
る時間遅延させて出力する遅延回路と、該インバータの
出力を一方の入力とし、出力を該遅延回路と該出力端子
に出力するアント回路と、 第１の入力端子からの入力と該遅延回路の出力を入力し
、出力を該アンド回路に他方の入力として出力するオア
回路とを有する。

〔作用〕

初期状態では、第１の入力端子と第２の入力端子には”
０”が入力し、遅延回路の出力は”０”である。ここで
第１の入力端子の出力が”１“になると、オア回路の出
力とインバータの出力がともに“１”になるのでアンド
回路の出力は”１”になり、出力端子と遅延回路の入力
に”ｌ”が出力される。次に、第１の入力端子の入力が
”０”になっても、遅延回路の出力は”１”であるので
オア回路６の出力は“１”でありアンド回路の出力は“
１”のままである。その後、第２の入力端子に”１“が
入力すると、インバータの出力がＯ′になフてアンド回
路の出力が”Ｏ“になり、出力端子と遅延回路の入力に
”０”が出力し、第２の入力端子が”０”になりでもオ
ア回路の出力は”Ｏ”のままなので、アンド回路は”０
”を出力し続ける。したがって、第１の入力端子に”１
“か入力してから第２の入力端子に”１”が入力するま
ての間、印字データか”１”である。

（実施例〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の文字パターン発生器の構成
を示すブロック図、第２図（ａ）は１６ドツト×１５ド
ツトのドツト構成でｒＡＪという文字を表わした図、第
２図（ｂ）　、　（ｃ）は第２図（ａ）のｒ　Ａ　Ｊと
いう文字を左から右に展開するときのそれぞれオンドツ
トデータとオフドツトデータが”１”であるドツトを示
す区、第２図（ｄ）　、　（ｅ）は第２図（ｂ）　、　
（ｃ）に基づくオンドツトデータとオフドツトデータが
第１の入力端子１と第２の入力端子２に入力したときの
、そわぞれ出力端子７からの出力とオア回路６の出力１
４が”１“であるドツトを示す図、第３図は第２図（ａ
）の「Ａ」という文字の下から３番目のドツト列２１に
ついての本実施例のタイミングチャートである。

本実施例は、メモリ（図示せず）からオンドツトデータ
が入力する第１の入力端子１と、メモリ（図示せず）か
らオフドツトデータが入力する第２の入力端子２と、第
２の入力端子２の入力を反転し出力１１として出力する
インバータ３と、インバータ３の出力１１とオア回路６
の出力１４との論理積をとって出力１２として出力する
アンド回路４と、アント回路４の出力１２を遅延して出
力１３として出力する遅延回路５と、第１の入力端子１
の入力と遅延回路５の出力１３との論理和をとって出力
１４として出力するオア回路６と、アンド回路４の出力
■２を印字データとして出力する出力端子７とから構成
されている。印字データは、文字パターンの展開方向に
平行なドツト列ごとに、印字するドツトのときに”ｌ”
、印字しないドツトのとき”０”であって、１ドツト分
ずつ順次出力される。遅延回路５は、出力端子７から順
次出力される印字データの１ビツトに相当する時間だけ
、入力したデータを遅延させて出力１３から出力する。

ここで、オンドツトデータとオフドツトデータについて
説明する。

オンドツトデータとオフドツトデータはいずわもメモリ
に格納され、クロック（図示せず）と同期して、そわぞ
れ第１の入力端子１と第２の入力端子２に入力する。オ
ンドツトデータは、文字パターンの展開方向に平行なド
ツトのうち印字しないドツトの次にある印字するドツト
に対応する印字データを出力するタイミングで”１“で
あり、他のときは”０”である。オフドツトデータは、
前言己のドツト列のドツトのうち印字するドツトの次に
ある印字しないドツトに対応する印字データを出力する
タイミングで“１”であり、他のときは”０”である。

第２図（ａ）は縦１６ビツト横１５ビツトのドツト構成
で表わした「Ａ」の文字である。このｒＡＪの文字を左
から右に展開するとき、水平方向の各ドツト列について
オンドツトデータが“１”となるタイミングに相当する
ドツトをそれぞれのドツト列について示すと、第２図（
ｂ）のようになる。

同しくオフドツトデータが”１”になるタイミングに相
当するドツトを示すと、第２図（Ｃ）のようになる。な
お、この例の場合、縦が１６ドツトあるので、水平方向
の１６本のドツト列のそｔぞれに対応して、１６台の本
実施例の文字パターン発生器が設けられることになる。

次に、本実施例の動作を説明する。

ここでは、第２図（ａ）のｒＡ」という文字について、
下から３番目のドツト列２１に対応して設けられた本実
施例の文字パターン発生器の動作を説明する。

第２図（ｂ）で示されるオンドツトデータは、下から３
番目のドツト列２１についてはｒ　０１０００００００
０００１００　Ｊとなっていて、この順で第１の入力端
子１に入力する。第２図（Ｃ）で示されるオフドツトデ
ータは、下から３番目のドツト列２１についてはｒ００
０］００００００００００１　Ｊとなっていて、この順
で第２の入力端子２に入力する。

初期状態では、遅延回路５の出力Ｉ３は”０”である。

ここでオンドツトデータとオフドツトデータの最初のデ
ータ（いずれも”０”）が第１の入力端子１と第２の入
力端子２に入力すると、インバータ３の出力１１は”１
”であるがオア回路６の出力１４が”０”であるので、
アンド回路４の出力１２は”０“であり、出力端子７か
ら””０”を出力する。したがフて、１番目のドツトに
対応する印字データは”０”である。また、このとき遅
延回路５に”０”が入力される。２番目のオンドツトデ
ータとオフドツトデータはそれぞれ”１”と”０゛であ
る。これらが第１の入力端子ｌと第２の入力端子２に入
力すると、遅延回路５の出力１３は　”０”であるが第
１の入力端子１の入力が”１°であるのでオア回路６の
出力１４が”ｌ゛になり、インバータ３の出力１１も”
１”であるので、アンド回路４の出力１２は１“になり
、出力端子７は”１“を出力し、遅延回路５に”１”が
入力する。したがって、２番目のドツトに対応する印字
データは”１′である。３番目のオンドツトデータとオ
フドツトデータはともに”０”であり、これらが入力す
ると、２番目のデータのときに遅延回路５に１“が入力
しているので出力１３から”１゛が出力し、第１の入力
端子１の入力が＠”０”であってもオア回路６の出力１
４は１１”であり、インバータ３の８カ１１が”１”で
あるのでアンド回路６の出力】２は”１”である。した
がって、出力端子７には”１”が出力し、遅延回路５に
は”１”が入力し、３番目のドツトに対応する印字デー
タは”１”である。４番目に入力するオンドツトデータ
とオフドツトデータはそれぞれ”０”と”１”である。

３番目のデータの時に遅延回路５に“１′が入力してい
るので比カ１３は”１”であり、オア回路６の８カ１４
は”１”である。しかし、第２の入力端子２の入力が”
１”であるので、インバータ３の出力１１が”０”とな
り、アンド回路４の出力１２が”０”となって、出力端
子７は”０”を出力し、遅延回路５は“０“を入力する
。したがって、４番目のドツトに対応する印字データは
”０”である。５番目のオンドツトデータとオフドツト
データはともに　”Ｏ”である。４番目のデータのとき
に遅延回路５に”０”が入力されているので、遅延回路
５の出力１３は”０”であり、こわは１番目のデータが
入力されるときと全く同しである。したがって、アント
回路６の出力Ｉ２は”０”となって、出力端子７は“０
”を出力し、遅延回路５は引き続き′０”を入力する。

したかって、５番目のドツトに対応する印字データは”
０”である。以下、オンドツトデータとオフドツトデー
タがともに“０“である限り、５番目のドツトに対応す
る動作と同じ動作を繰り返し、出力端子７からは”０”
を出力し続け、１２番目までのドツトに対応する印字デ
ータは”０”のままである。１３番目のオンドツトデー
タとオフドツトデータはそれぞれ”１′と”０′である
。このとき遅延回路５の出力】３は”０”であり、こわ
は２番目のデータが入力されたときと同じ状態であるの
で、アンド回路４の出力１２は”１”となり、出力端子
７から”１”を出力し、遅延回路５は”！”を入力する
。これ以陣もオンドツトデータとオフドツトデータの値
に基づいて上述の動作を縁り返す。結局、第２図（ａ）
の「Ａ」の文字の下から３番目のドツト列２１に対応す
るオンドツトデータとオフドツトデータが入力したとき
、出力端子７がら出力される印字データはｒ　０１１０
ｏ０００００００１１０　Ｊ　テある。第２図（ａ）ノ
「ＡＪの文字°の下から３番目のドツト列２１のドツト
について印字するドツトを”１”、印字をしないドツト
を”０”とすると、左がらｒ　０１１００００００００
０１１０　Ｊとなり、出力端子７から出力する印字デー
タはこれと完全に一致する。なお、オア回路６の出力１
４は、ｒ０１］］００００００００１１１　Ｊと変化し
、オア回路６の出力１４をもとに印字すると仮定すると
、出力端子７から出力される印字データをもとに印字し
たときと比べ、１ドツト太くなって印字されることがわ
かる。

以上の説明は、第２図（ａ）の「ＡＪの文字の下から３
番目のドツト列２１の場合であるが、これを第２図（ａ
）の１６本ある水平方向のドツト列の全てに適用し、第
２図（ｂ）　、　（ｃ）のオンドツトデータとオフドツ
トデータを入力したとき、そねぞわの入力端子７から出
力される印字データか”Ｉ”であるドツトを示したのか
第２図（ｄ）であり、これをもとに印字すわば第２図（
ａ）のｒＡＪの文字が完全に再現される。また、それぞ
れのオア回路６の出力１４が”１″であるドツトを示し
たのが第２図（ｅ）であり、これをもとに印字すれば第
２図（ａ）の「ＡＪより横が１ドツト太くなることがわ
かる。オンドツトデータとオフドツトデータは、同一の
ドツトについて同時に１”とはならないように作成され
るが、縮小文字のための文字パターンを発生する場合、
通常の大きさの文字のオンドツトデータとオフドツトデ
ータから計算によって縮小文字のためのオンドツトデー
タとオフドツトデータを作成すると両者が同一のドツト
について同時に”１”になることがある。このとき、イ
ンバータ３の出力１１が”ｏ”になるので、アンド回路
４の出力１２が“Ｏ”になり、８力端子７からは”０”
が出力され、このドツトは印字されないことになる。こ
のとき、オア回路６の出力１４は。

第１の入力端子１の入力か”１”なので、　”工”であ
り、縮小した文字の文字パターンを発生させるときは、
オア回路６の出力１４が”１”のとき印字し、　”０”
のとき印字しないようにすれば、必要なドツトが印字さ
れないことによる文字のっふれを防ぐことができる。

（発明の効果） 以上説明したように本発明は、オンドツトデータとオフ
ドツトデータを入力し、　”１”であるオンドツトデー
タに対応するドツトから　”１”であるオフドツトデー
タに対応するドツトの直前のドツトまでを印字する印字
データを出方することにより、簡単なハードウェアでド
ツトの塗りつぶし動作を高速で行うことができるので、
安価でかつ高速で文字パターンが発生できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の文字パターン発生器の構成
を示すブロック図、第２図（ａ）は１６トツトｘ１５ド
ツトのドツト構成で「ＡＪという文字を表わした図、第
２図（ｂ）　、　（ｃ）は第２図（ａ）のｒＡＪという
文字を左から右に展開するときのそれぞれオンドツトデ
ータとオフドツトデータが“１”であるドツトを示す図
、第２図（ｄ）　、　（ｅ）は第２図（ｂ）　、　（ｃ
）に基づくオンドツトデータとオフドツトデータが第１
の入力端子ｌと第２の入力端子２に入力したときの、そ
れぞれ出力端子７からの出力とオア回路６の出力１４が
”１”であるドツトを示す図、第３図は第２図（ａ）の
ｒＡ」という文字の下から３番目のドツト列２１につい
ての本実施例のタイミングチャートである。 １・・・・・・・・第１の入力端子、 ２・・・・・・・・第２の入力端子、 ３・・・・・・・・インバータ、 ４・・・・・・・・アント回路、 ５・・・・・・・・遅延回路、 ６・・・・・・・・オア回路、 ７・・・・・・・・出力端子、 １１〜１４・・・・出力、 ２１・・・・・・・・下から３番目のドツト列。

Claims (1)

1. 【特許請求の範囲】 １、ドットの集合である文字パターンで文字を表わし、
   該文字パターンの展開方向に平行なドット列ごとに、印
   字するドットのときに”１”、印字しないドットのとき
   ”０”である印字データを１ドットずつ順次出力する、
   プリンタ等に用いられる文字パターン発生器であって、 該ドット列のドットのうち印字しないドットの次におか
   れる印字するドットに対応して”１”を入力する第１の
   入力端子と、 該ドット列のドットのうち印字するドットの次におかれ
   る印字しないドットに対応して”１”を入力する第２の
   入力端子と、 出力端子と、 第２の入力端子の入力を反転するインバータと、 入力を順次出力される該印字データの１ドットに相当す
   る時間遅延させて出力する遅延回路と、該インバータの
   出力を一方の入力とし、出力を該遅延回路と該出力端子
   に出力するアンド回路と、 第１の入力端子からの入力と該遅延回路の出力を入力し
   、出力を該アンド回路に他方の入力として出力するオア
   回路とを有する文字パターン発生器。