JPH041857A - 論理回路検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、設計した論理回路が正しく動作するかどう
かをシミュレーションして検証する論理回路検証装置に
関する。

〔従来の技術〕

カスタムＬＳＩやプリント基板上の各種論理回路は、Ｃ
ＡＤシステム等を使用して設計されるが。

その論理回路の検証方法としては、論理シミュレータを
用いて、その結果と設計者が作成した期待値とのコンベ
ア（比較）によって行なう方法と、波形等を表示させて
解析する方法とが、現在一般に行なわれている。

〔発明が解決−しようとする課題〕

ところで、論理回路中における演算部分は、演算式とし
て示すと簡単であっても、論理回路としては複雑になる
ケースが多い。

また、単純に加算器９乗算器、減算器、除算器などを用
いて組み合せるだけならば、その演算ミスは組み合せの
ミス以外には発生しないので、その動作の検証は簡単で
ある。

しかし、このような組み合わせでは回路規模が非常に大
きくなるので、通常はあまり使われない。

また、特に乗算器などは大変大きくなるので、何度も掛
は算をするような場合には、１つの乗算器を何回も繰り
返して利用するように回路を組み、回路規模の縮少を図
ることもよく行なわれている。

さらに、演算部をまとめた形で特別な回路を作って実現
することにより、回路規模の縮少や補数を用いて簡単に
演算を行なうようにすることもよく行なわれている。

上記の手法のうち、前者の場合はあまりミスもなく、ま
たそれぞれの演算器が正確に動作する回路であることが
わかっているのであまり問題とならないが、後者の手法
では、演算部分も修正あるいは作成するため、演算部分
の検証（保証）を行なわなくてはいけないことになる。

従来の技術によってこの検証を行なおうとすると、波形
による表示を見るにしても１期待値とのコンベアを行な
うにしても、その期待値はすべて設計者が入力データと
演算式をもとに、出力が出るタイミングを考慮して作成
しなくてはならず、その作業は非常に煩雑であり、多大
な時間を要するという問題があった。

また、演算する入力データの内容として必要な全てのパ
ターンを実行して、その期待値との検証を行なわなくて
はいけないため、テストパターンの作成や追加をする必
要が生ずることが多いが、入力データとしてどのパター
ンを作成しなくてはいけないかを、従来は全て人手によ
って考慮しなければならず、多大な手間がかかつていた
。

この発明は上記の点に鑑みてなされたものであり、上述
のような論理回路検証のための期待値の作成を、演算式
と入出力のタイミング定義により自動的に作成できるよ
うにすることにより、シミュレーション結果と一致する
かを否か検証するために必要な１人手による煩雑な作業
をなくすことを目的とする。

また、どのテストパターンによる検証が済んだかを集計
する作業を自動化することにより５どのようなパターン
の入力データを追加すればよいかを提示することができ
るようにし、人手による煩雑な作業をなくして、必要な
テストパターンを１００％カバーすることを簡単に行な
えるようにすることも目的とする。

さらに、上記により集計された未検証パターンを、自動
的にテストパターンとして作成できるようにして、人手
を全くかけずに未検証パターンをなくすことも目的とす
る。

〔課題を解決するための手段〕

この発明は上記の目的を達成するため、コンピュータ上
の対象入出力信号を指定する対象入出力信号指定手段と
、検証対象の演算部を構成する論理回路と等価な演算式
を入力する演算式入力手段と、上記対象入出力信号指定
手段によって指定された対象入出力信号による上記演算
部のシミュレーション結果を保持するシミュレーション
結果保持手段と、対象とする入力信号と出力信号の時間
差を定義する時間差定義手段と、該手段よって定義され
た時間差を考慮しながら上記シミュレーション結果保持
手段に保持されているシミュレーション結果の一部分を
抽出する手段と、その抽出されたシミュレーション結果
と上記演算式入力手段によって入力された演算式による
対象入出力信号の演算結果とを比較して、それが同じか
どうかを検証する比較手段とを備えた論理回路検証装置
を提供する。

また、上記論理回路検証装置において、対象として指定
された入力信号の変化パターンを集計する入力信号の変
化パターン集計手段を設けたものも提供する。

さらに、上記論理回路検証装置において、入力信号の変
化パターン集計手段の集計結果から、実行されていない
入力変化に対して追加のテストパターンを自動的に作成
するテストパターン追加作成手段を設けたものも提供す
る。

〔作　用〕

この発明による論理回路検証装置は上記の構成により、
コンピュータ上の対象入出力信号を指定し、検証対象の
演算部を構成する論理回路と等価な演算式を入力すると
、その指定された対象入出力信号等による上記演算部の
シミュレーション結果を保持し、対象とする入力信号と
出力信号の時間差を定義すると、その定義された時間差
を考慮しながら保持しているシミュレーション結果の一
部分を抽出して、それを上記入力された演算式による対
象入出力信号の演算結果（期待値に相当する）と比較し
て、それが同しかどうかを自動的に検証する。

また、入力信号の変化パターン集計手段を設ければ、対
象として指定された入力信号の変化パターンを自動的に
集計できるので、入力信号の２乗の数だけ考えられる変
化パターンに対して未実行の変化パターンがあれば判り
、テストパターンの作成もれ及び検証もれを防ぐことが
できる。

さらに、テストパターン追加作成手段をも設ければ、入
力信号の変化パターン集計手段の集計結果から、実行さ
れていない入力変化に対して追加のテストパターンを自
動的に作成できるので、人手による作業をなくすことが
できる。

〔実施例〕

以下、この発明の実施例を図面に基づいて具体的に説明
する。

第２図はこの発明による論理回路検証装置のハード構成
を示すブロック図であり、マイクロコンピュータによる
データ処理部１．入力手段であるマウス２とキーボード
３．記憶手段であるメモリ４、及びＣＲＴあるいはＬＣ
Ｄデイスプレィによる画面表示部５によって構成さ九て
いる。

第１図はこの論理回路検証装置の機能構成を示すブロッ
ク図である。

対象入出力信号指定手段１１は、演算を行なうデータの
入力と出力及びコントロール信号をマウス２やキーボー
ド３などを用いて指定する機能であり、演算式入力手段
１２は検証すべき演算部の論理回路と等価な演算式をキ
ーボード３等によって入力する機能である。

対象入出力信号のシミュレーション結果保持手段１３は
、対象となる演算部の入力と出力及びコントロール信号
のシミュレーション結果を保持しておく機能である。

入力信号と出力信号の時間差定義手段１４は。

入力データ（対象として指定したもの）が対象となる演
算部に与えられてから対象となる出力データとして出力
されるまでの時間差（通常は何クロック等で示すことが
可能）を定義する機能である。

シミュレーション結果よりの一部分抽出手段１５は、時
間差定義手段１４によって指定された時間差を考慮しな
がらシミュレーション結果保持手段１３からその部分の
シミュレーション結果を抽出する機能である。

演算式の結果とシミュレーション結果の比較手段１６は
、一部分抽出手段１５によって抽出されたシミュレーシ
ョン結果、すなわち対象とする入力データが演算回路を
通って出て来た出力データと、その演算回路と等価な演
算式（演算式入力手段１２によって入力される）により
演算された解とを比較して、同じかどうかを判断する機
能である。

入力信号の変化パターン集計手段１７は、どのパターン
の入力が実行されたかを集計する機能であり、その結果
をもとに入力信号の追加作成手段１８が入力テストパタ
ーンの追加作成を自動的に行なう。

第３図及び第４図は、この実施例による論理回路検証の
ための操作及び処理のフローチャートを示す。

ステップ１ではオペレータが演算部の検証を行なうか行
なわないかを設定する。すなわち演算部検証フラグのＯ
Ｎ１０　Ｆ　Ｆ切替を通常はマウスによって行なう。

ステップ２では演算部検証フラグがＯＮかＯＦＦかをチ
エツクして、ＯＦＦであればステップ６に進む、ＯＮで
あればステップ３で対象となる入力と出力及びコントロ
ール信号の指定を回路エディタ上でのマウスによる指定
等により行ない、ステップ４で対象として指定した入力
信号と出力信号のデータのタイミング差を入力する。

次いで、ステップ５で演算回路として実現したい演算式
を入力する。

ステップ６ではシミュレーションを行なうテストパター
ンの指定または作成を行ない、ステップ７では対象とし
て指定した入力と出力及びコントロール信号名よりシミ
ュレーションの結果データを保持するためのプローブリ
ストを作成する。

ステップ８でシミュレーションを実行して、そのシミュ
レーション結果を保持する。

その後、ステップ９で演算部検証フラグがＯＮかＯＦＦ
かをチエツクし、ＯＦＦであればステップ１０の波形表
示等の従来と同様な検証作業へ進み、ＯＮであればステ
ップ１１へ進んでシミュレーション結果の入力データで
一番始めに有効となる演算入力データを取り呂す。

さらに、ステップ１２では取り出した入力データを演算
式にあてはめて期待値を計算する。

そして、入力からのタイミング差をとった位置に出力デ
ータが存在するかをステップ１３でチエツクして、存在
しなければシミュレーション終了と判断して２２へ進む
。

存在すればステップ１４へ進んで、その出力データすな
わちタイミング差を考慮した位置のデータを取り出し、
ステップ１５にて演算式より計算した期待値とシミュレ
ーション結果よりステップ１４で取り出した出力データ
のコンベア（比較）を行なう。

そのコンベア結果が合っているかどうかをステップ１６
でチェノ゛りし、合っていればステップ１９へ進むが１
合っていなければステップ１７へ進んでエラーリストを
出力する。それは通常ファイルに入力したり表示したり
する。そして、ステップ１８でエラー発生フラグをセッ
トする。

ステップ１９では、入力データのパターンをパターン別
に有無チエツクして集計する。

そして、ステップ２０にて次に有効となる入力データが
存在するか否かをチエツクして、あればステップ２１で
そのデータを取り出した後、ステップ１２へ戻る。

なければシミュレーション終了と判断して、ステップ２
２にてエラー発生フラグがセットされているか否かをチ
エツクして、セットされていなければステップ２４へ進
む、セットされていればステップ２３にて、エラー内容
を確認するために本検証作業を中止するかそのまま継続
するかをチエツクし、終了ならばＥＮＤへ進んで終了す
る。

継続ならばステップ２４へ進んで、他に実行するテスト
パターンがあるかどうかをチエツクして、あればステッ
プ６へ戻り、なければステップ２５に進んで、入力デー
タのパターン別有無チエツクの集計結果から、−度も実
行されていないパターン群をリスト形式で出力（表示ま
たはプリント）する。

なお、変化パターンの種類は入力信号の２乗の数だけあ
る。

さらに、ステップ２６で追加テストパターンの自動作成
をするかどうかをチエツクし、しないのであればＥＮＤ
へ進んで終了するが、自動作成するのであれば、ステッ
プ２７にて対象として指定した入力データ信号と外部よ
りの入力ピン信号との関係、タイミング等を定義する。

そして、ステップ２８にて未実行パターンがなくなるよ
うに追加テストパターンを自動作成する。

これは単純なデータバス等による入力では、入力データ
を未実行パターンに置き換えたテストパターンにて可能
となるような作成を行なうことにより可能とする。

この追加テストパターン作成後、このフローの処理を終
了する。

この実施例では、論理検証の自動処理を行なうか否か及
び追加テストパターンの自動作を行なうか否かを、検証
者がスイッチあるいはキーの操作によってフラグの０Ｎ
１０ＦＦを切り替えることによって選択することができ
るようにしたので、どのレベルまでどの検証を行なうか
を論理回路検証者のレベルに合わせて設定することが可
能である。

〔発明の効果〕

請求項１の論理回路検証装置によれば、演算式により自
動的に期待値を作成してシミュレーション結果と比較検
証するので、人手による煩雑な期待値作成作業をなくす
ことができる。

請求項２の論理回路検証装置によれば、未実行演算入力
データを集計することにより、どのパターンを追加作成
する必要があるのかすぐわかるので、未実行パターンの
１００％実行ができ、検証ちれかなくなり、また作業効
率も向上する。

請求項３の論理回路検証装置によれば、未実行パターン
に対する追加テストパターンを自動作成するので、人手
による追加テストパターン作成作業をなくすことができ
る。

【図面の簡単な説明】

第１図は第２図の論理回路検証装置の機能構成を示すブ
ロック図、 第２図はこの発明の一実施例のハード構成を示すブロッ
ク図、 第３図及び第４図は同じくこの実施例による論理回路検
証のための操作及び処理のフロー図である。 １・・・データ処理部　　　　２・・・マウス３・・・
キーボード　４・・・メモリ　　５・・・画面表示部１
１・・・対象入出力信号指定手段 １２・・・演算式入力手段 １３・・・対象入出力信号のシュミレーション結果保持
手段 １４・・・入力信号と８力信号の時間差定義手段１５・
・・シュミレーション結果よりの一部分抽呂手段 １６・・・演算式の結果とシュミレーション結果の比較
手段 １７・・・入力信号の変化パターン集計手段１８・・・
入力信号の追加作成手段

Claims (1)

1. 【特許請求の範囲】 １　コンピュータ上の対象入出力信号を指定する対象入
   出力信号指定手段と、 検証対象の演算部を構成する論理回路と等価な演算式を
   入力する演算式入力手段と、 上記対象入出力信号指定手段によつて指定された対象入
   出力信号等による上記演算部のシミュレーション結果を
   保持するシミュレーション結果保持手段と、 対象とする入力信号と出力信号の時間差を定義する時間
   差定義手段と、 該手段よつて定義された時間差を考慮しながら上記シミ
   ュレーション結果保持手段に保持されているシミュレー
   ション結果の一部分を抽出する手段と、 その抽出されたシミュレーション結果と上記演算式入力
   手段によつて入力された演算式による対象入出力信号の
   演算結果とを比較して、それが同じかどうかを検証する
   比較手段とを備えたことを特徴とする論理回路検証装置
   。 ２　請求項１記載の論理回路検証装置において、対象と
   して指定された入力信号の変化パターンを集計する入力
   信号の変化パターン集計手段を設けたことを特徴とする
   論理回路検証装置。 ３　請求項２記載の論理回路検証装置において、入力信
   号の変化パターン集計手段の集計結果から、実行されて
   いない入力変化に対して追加のテストパターンを自動的
   に作成するテストパターン追加作成手段を設けたことを
   特徴とする論理回路検証装置。