JPH04186635A - 薄膜半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置及びその製造方法に関する。

［従来の技術］ 近年、大型で高解像度のアクティブマトリクス液晶表示
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英などの絶縁性
非結晶基板や、多酸化珪素（Ｓｉ、Ｏｘ・Ｘは１〜３）
などの絶縁性非結晶層上に、高性能な半導体素子を形成
する試みがなされている。特に、大型の液晶表示パネル
に於いては、低コストの要求□を満たすために、廉価な
低−融点ガラス基板上に薄膜トランジスタ（ＴＰＴ）を
形成し駆動素子とすることが必須の要求になりつつある
。

非晶質シリコン（以下ａ−６ｉ）薄膜をアニールして多
結晶シリコンく以下ｐ（＋１ｙ−３ｉ）薄膜化すること
を、以下固相成長と呼ぶ。

従来、ａ−３ｉ薄膜の固相成長により大粒径化したｐｏ
ｌｙ−３ｉ薄膜を用いて、ＴＰＴのチャネル領域を形成
する試みはあったものの、ａ−３ｉ薄膜が物質構造由来
で包含する水素の脱敵工程に於いて該薄膜の空洞化を防
ぐ有力な方法がなかった。そのため、該薄膜によって形
成されたチャネル領域の抵抗率は、ｐｏｌｙ−３ｉを減
圧下化学気相成長法（以下ＬＰＣＶＤ法）などにより積
層した薄膜の抵ｖＬ率よりかなり高かった。言葉をかえ
れば、ＴＰＴを駆動素子としてとらえた場合、待機中に
消費する電力（オフ電流）が高くなってしまっていた。

また、一般に固相成長に於いては、非活性な元素、特に
酸素および炭素および窒素が不純物として混入すると、
ｐｃ）ｌｙ−８ｉ薄膜となるまでに要するアニール時間
の長時間化、得られる該薄膜の結晶粒径の微小化、キャ
リアの捕獲による該薄膜の易動度の低下及び抵抗率の増
大を招くことが知られている。Ｓｉ薄膜をＬＰＣＶＤ法
などにより積層する場合には、５００°Ｃ以上の比較的
高温域に於いては、酸素の不純物濃度および炭素の不純
物濃度および窒素の不純物濃度の総計濃度（以下不純物
総計濃度）は下がるものの、既に微小粒径のｐｏｌｙ−
３ｉ薄膜になっていて固相成長は臼来す、かと言ってａ
−３ｉ薄膜を得るために濃度を下げると、膜積層速度が
大幅に減り不純物総計濃度が増大して同相成長には向か
なくなってしまう。即ち、通常のＬＰＣＶＤ法などによ
り積層したｐｏｌｙ−３ｉ薄膜は、抵抗率の点では有利
なものの、ＬＰＣＶＤ法などはより大粒径のｐＯｌｙ−
３ｉ薄膜を得ることを目的とした同相成長法のためのａ
−３ｉ薄膜の積層には向いていない。

［発明が解決しようとする課題］ そこで、本発明はより短い時間でａ−３ｉ薄膜をより結
晶粒径の大きいｐｏｌｙ−Ｓｉ薄膜とし、且つＴＰＴの
オフ電流特性を改善しようとするものであり、その目的
とするところは、より高性能の薄膜半導体装置及びその
製造方法を提供するところにある。

［課題を解決するための手段　１ （１）本発明の薄膜半導体装置は、薄膜半導体装置の主
要部が非単結晶半導体より構成される薄膜半導体装置に
於いて、チャネル領域の非単結晶半導体に対する該領域
に含まれる酸素の不純物濃度および炭素の不純物濃度お
よび窒素の不純物濃度の総計濃度の範囲が１ｘｌＯ１７
個／ｃｍ”〜１×１０１９個／ｃ１１］３であることを
特徴とする。

（２）また、本発明の薄膜半導体装置の製造方法は非晶
質半導体薄膜を形成する工程と、該薄膜栃アニールして
多結晶半導体薄膜化する工程とを少’ｔｉくとも含む薄
膜半導体装置の製造方法によって、結晶粒径１μｍ以上
の結晶粒を含む半導体から成る電界効果トランジスタの
半導体領域を形成したことを特徴とする。

（３）また、本発明の薄膜半導体装置の製造方法は前記
２記載の薄膜半導体装置の製造方法によって、前記総計
濃度の範囲が１ｘｌＯ１７個／ｃｍ３〜１×１０１９個
／ｃｍ：ｌであるチャネル領域を形成したことを特徴と
する。

（４）また、本発明の薄膜半導体装置の製造方法は前記
２記載の薄膜半導体装置の製造方法によって、前記総計
濃度の範囲がｌ　ｘ　ｌ　Ｑ　１９個／ｃｍ’〜１×１
０２′１個／ｃｍ”であるチャネル領域を形成し、且つ
、ドーパントの活性化アニールを二段階で行なったこと
を特徴とする薄膜半導体装置の製造方法。

［実施例］ 第１図（ａ）〜（ｅ）は、本発明の実施例における薄膜
半導体装置の製造工程図の一例である。

この第１図においては、薄膜半導体素子としてＴＦＴ番
形酸形成場合を例示している。

まず、石英基板上１００にプラズマＣＶＤ法（ＰＣＶＤ
法）により、真性ａ−３ｉ薄膜を約８００〜１５００人
種層する。このとき該薄膜中に含まれる不純物総計濃度
はｌＸ１０１７個／ｃｍ３〜１ｘｉｏ１９個／ｃｍ３程
度である（６ｘ１０１ｏ個／ｃｍ３以下で特に望ましい
）。成膜方法はＰＣＶＤ法に限定されるものではなく、
不純物総計濃度を限定したところが重要である。該ａ−
３ｉ薄膜の積層工程に於いては、ＰＣＶＤ法以外にＬＰ
ＣＶＤ法、μ波プラズマＣＶＤ法、スパッタ法などを用
いてもよいし、また、真性ｐｏｌｙ−３ｉ　（若しくは
ｐ型ｐｏｌｙ−３ｉ、若しくはｎ型ｐｏｌｙ−３ｉ）薄
膜中へＳｉイオンインプランテーションを行うなどして
もよい。本実施例では、ＰＣＶＤ法の場合を説明する。

ＰＣＶＤ法では、ａ−３ｉ薄膜の成膜ガスとしてＳｉＨ
４及びＮ２ガスを用いた。

該ａ−３ｉ薄膜の成膜条件は、基板濃度１８０〜２５０
℃、真空槽内圧（、以下内圧）０．８Ｔｏｒｒで、周波
数１’３．５６ＭＨｚのＲＦ電源を用いた。また、Ｓ　
ｉ　Ｈ４、Ｎ２の流量比は［５ｉＨａｌ／［Ｎ２］：１
７６となるように設定した。但し、成膜条件はこれに限
定されるものではない、このａ−３ｉ薄膜をＴＦＴの半
導体領域１０１にパタニングした後、固相成長法または
アニールなどの手段により大粒径化する（第１図（ａ）
）。この場合、大粒径化の後にパタニングしてもよい。

また、大粒径化により、該ａ−３ｉ薄膜は多結晶薄膜化
（ｐｏｌｙ−３ｉ薄膜化）する。以下に大粒径化のアニ
ールの方法を示す。アニールは、第一のアニールと、第
二のアニールとからなり、両アニールとも不活性ガスを
用いて行う。本実施例では両アニールとも不活性ガスと
してＮ２を用いたが不活性ガスはこれに限定されるもの
ではない。まず、アニールに際してはアニール炉の予熱
は最低限に抑え低温挿入を行う。大量生産に於いては、
連続工程となるため直前バッチの余熱が残っていること
も考えられるが、この場合でも一旦炉を冷やして低温挿
入する方が望ましい。第一のアニールは、ａ−５ｉ薄膜
が大気中に取りａされた場合酸素等を吸着し、以って該
薄膜の膜買但下をもたらすことを防止することを主たる
目的として行う。ａ−３ｉ薄膜の成膜後のアニール工程
は連続工程則ち真空槽をブレイクせずに窒素ガスを導入
しそのまま熱処理する工程であることが望ましく、その
場合第一のアニールは省くこともできる。第一のアニー
ルは熱処理濃度３００°Ｃ以上が望ましく、４００〜５
００℃で特に大きな効果が得られた。尚、該薄膜の緻密
化のみを目的とするならば熱処理濃度３００℃未満でも
効果がある。第二のアニールは、ａ−３ｉ薄膜を大粒径
化することを目的として行う。第二のアニールは熱処理
濃度５５０〜６５０″Ｃで数時間〜７２時間行ったが、
特に４ｏ時間以上で望ましい効果が得られた。第二のア
ニールによって、水素の脱離と結晶成長が起こり、１〜
３μｍ（４０時間以上で２〜３μｍ）の大粒径のｐｏｌ
ｙ−８ｉ薄膜が形成される。尚、両アニールとも、アニ
ール前の濃度がら設定アニール濃度に達するまでの昇温
速度を毎分２０ｄｅｇ、　　よりも遅くして行う（毎分
５　ｄ　ｅ　ｇ、　　よりも遅くすると特に望ましい）
、その理由とするところは、前記昇温速度よりも速く所
定のアニール濃度まで昇温すると、特に３００℃を越え
てから顕著な現象であるが、ａ−３ｉ薄膜中に欠陥を生
じ易くなり、延いては該薄膜の剥離を来す事もあるから
である。尚、第二のアニールは以下これを固相成長アニ
ールと呼ぶ。このとき、得られたｐｏｌｙ−３ｉ薄膜の
結晶粒径の大きさは１μｍ〜３μｍ程度であり、中には
数μｍ程度まで成長した結晶粒もある。また結晶部分の
総和が該薄膜に占める体積比（以下結晶体積比）は９０
％を越える。ここまで結晶粒の成長が進むのは、ａ−３
ｉ薄膜成膜時の不純物総計濃度がｌＸ１０１７〜１×１
０１９個／ｃｍ３（６ｘ　１０１８個／ｃｍ’以下で特
に望ましい）と低いためである。該濃度が１×１０１９
個／ｃｍ３を越える従来のＬＰＣＶＤ法などによる成膜
では結晶粒径は１μｍ程度までしか成長せず、結晶体積
比も７０〜８０％で頭打ちとなっている。また固相成長
アニールによる大粒径化に要する時間も、結晶体積比６
０％の点で比較して、後者従来法では３０〜４０時間と
長かったのに対し、前者本発明では１２〜１８時間と、
飛躍的な工程時間の短縮ができる。尚、不純物総計濃度
を小さくするためには、前記ａ−３ｉ薄膜を成膜する真
空槽を、到達真空度４ｘｌＯ−７Ｔｏｒｒ　〜１ｘｌＯ
−５Ｔ。

ｒｒ　（２ｘｌＯ−６Ｔｏｒｒ以下が特に望ましい）程
度まで真空化する。この真空化は、ａ−３ｉ薄膜中の不
純物総計濃度を減少させる上で特に重要な要素の一つで
ある。また、結晶粒の成長を阻害する要因として最も大
きく寄与する元素は酸素であるが、酸素だけの不純物濃
度を前記不純物総計濃度まで減少させても、炭素の不純
物濃度及び窒素の不純物濃度が合わせてＩ　Ｘ　１０　
’９個／ｃｍ３を越えていると従来のＬＰＣＶＤ法など
による成膜の場合と同程度の結晶粒径・結晶体積比にし
かならない。即ち、酸素・炭素・窒素の不純物濃度はバ
ラバラにではなく、総計として制限することが重要であ
る。但し、炭素・窒素が不純物として混入した場合は、
酸素が不純物として混入した場合に比べて、後に述べる
オフ電流の二段階活性化アニールによる回復が若干良い
。また、成膜ガスの純度若しくは成膜ガス及びドーピン
グガスの純度を上げると、更に不純物総計濃度は減少し
、更に大粒径のｐｏｌｙ−３ｉ薄膜を得ることが出来る
。

続いて、熱酸化を行いｐｏｌｙ−３ｉ薄膜上にゲート絶
縁膜である５ｉ０２１０２を約３００〜５００人形成す
る（第１図（ｂ））。ここでは、熱酸化以外にスパッタ
法を用いてもよい。また、ゲート絶縁膜の材料としては
５ｉ０２に限らず窒化シリコンその他の絶縁性シリコン
化合物でもよい。次に第１図（Ｃ）に示すようにゲート
電極１０３を形成する。該ゲート電極材料としては、一
般的に多結晶シリコンが用いられている。該多結晶シリ
コン層の形成方法としては、減圧ＣＶＤ法で多結晶シリ
コン層を形成し、ＰＣ１０３等を用いた熱拡散法により
、ｎ”ｐｏｌｙ−８ｉを形成する方法、プラズマＣＶＤ
法等で、例えば前記ａ−３ｉ薄膜と成膜条件を同じよう
にして、Ｂ（ボロン）若しくはＰ　（ｇＪ）をドーパン
トとしてドープした非晶質シリコン層を形成し、５５０
℃〜６５０℃程度の同相成長アニールを２時間〜７０時
間程度行い、該非晶質シリコン層を多結晶化することで
、ｐ“ｐｏｌｙ−３ｉ若しくはｎ”ｐｏｌｙ−３ｉを形
成するく以下これを固相成長アニール法と呼ぶ）等の方
法がある。特に固相成長アニール法を用いてゲート電極
を形成した場合には、結晶粒径１〜２μｍ以上の結晶粒
を含む大粒径の多結晶シリコンが形成できるため、熱拡
散法を用いた場合よりも低抵抗の多結晶シリコンゲート
電極を得ることが出来ると言う利点がある。更にゲート
電極としてｐ”ｐｏｌｙ−８ｉを用いた場合は、チャネ
ルイオンインブランテーション工程を省くことが８来る
と言う利点があるが１．詳細は後述する。尚、固相成長
アニール法を用いる場合には、ゲート電極のパタニング
の後に固相成長アニールを行なっても良いし、固相成長
アニールの後にゲート電極のパタニングをしてもよい、
続いて該ゲート電極１０３をマスクとしてドーパントを
イオン注入して、半導体領域１０１にソース領域１０４
及びドレイン領域１０５及びチャネル領域１０６を形成
する。

前記ドーパントとしては、Ｐ（燐）、Ａｓ（砒素）、ま
たはＢ（ボロン）等が用いられているａ　次に第１図（
ｄ）に示すように層間絶縁膜１０７を積層する。続いて
、前記ソース領域１０４内及びドレイン領域１０５内の
ドーパント活性化と、前記層間絶縁膜１０７の緻密化の
目的で、６００℃〜１０００℃程度の熱処理（以下活性
化アニール）を行なう。続いて、第１図（ｅ）に示すよ
うに層間絶縁膜にコンタクトホールを開け、ソース領域
１０４及びドレイン領域１０５の引きａし電極１０８及
び１０９を形成してＴＰＴは完成する。

ところで、このようにして得られたＴＰＴのオフ電流特
性を調べてみると、ａ−８ｉ薄膜成膜時に該薄膜に含ま
れる不純物総計濃度が１×１０１９〜１×１０２０個／
ｃｒｎ３程度である従来のＴＰＴ　（以下従来ＴＰＴ）
のオフ電流（トランジスタサイズＬ　／　Ｗ　＝　５　
μｍ　／　ｌ　０μｍのＰＣｈで１〜３ｘ１０−１１Ａ
、Ｌ／Ｗ＝６μｍ／１０μｍのｎｃｈで１〜４　Ｘ　１
０−１ＯＡ程度）と比較して、前託不純物漬度が１×１
０１７〜１×１０！９個／ｃｍ３のＴＰＴ　（以下低不
純物濃度ＴＰＴ）では、ｐｃｈで１／３〜１１５、ｎｃ
ｈで１／８〜１／２０にまで減少していることが分かっ
た。また、従来ＴＰＴであっても、オフ電流を減少させ
る方法も同時に分かった。その方法とは、活性化アニー
ルを２回に分けて行なうことである（以下二段階活性化
アニール）。

１凹目の活性化アニールは窒素雰囲気中で６００〜８０
０°Ｃの濃度範囲で２〜２０時間、２凹目の活性化アニ
ールは同じく窒素雰囲気中で８５０〜１０５０°Ｃの濃
度範囲で２０分〜１時間行なった。

その結果オフ電流は、１回で活性化アニールを行なった
従来ＴＰＴの場合に比べて、ｐｃｈで１／２〜１／４、
ｎｃｈで１／３〜１／１０にまで減少した。即ち、従来
ＴＰＴの場合には低不純物濃度ＴＰＴの場合に比べて効
果はやや小さいものの、不純物総計濃度が高くとも二段
階活性化アニールを行うことによってオフ電流を低減で
きるという点で大きな効果がある。また、不純物総計濃
度がｌＸ１０２０個／ｃｍ３を越える場合でも、二段階
活性化アニールの効果はあるが、その効果は微々たるも
のになる。

ここで従来ＴＰＴのオフ電流発生の機構としては、次の
２つの要因が考えられる。

■　不純物の存在により、固相成長が阻暑され、チャネ
ル領域の未結晶部分に多数の電子−正孔対発生準位がで
きてしまった。

■　不純物の存在が電子−正孔対の発生に直接寄与して
いる。

活性化アニールは、ソース・ドレイン領域内のドーパン
トの活性化を目的として行う工程だが、■とじて考えれ
ば未結晶部分の再結晶化を促す効果があり、■とじて考
えれば、結晶部分からの不純物原子の押し臼しく不純物
による電子−正孔対発生準位の不活性化）の効果がある
工程とも見なせる。この考え方は活性化アニール工程を
二段階活性化アニールとする事でオフ電流を減少させる
ことができるという、前記の結果を裏付けている。

尚、この二段階活性化アニールは、低不純物濃度ＴＦＴ
の場合も若干効果がある。前記同様の二段階活性化アニ
ールを行なうことにより、オフ電流は従来ＴＰＴの場合
に比べて、ｐｃｈで１／６〜１／１５、ｎｃｈで１／２
５〜１／１００にまで減少した。但し、低不純物濃度Ｔ
ＦＴの場合は、もともと前記不純物総計濃度が低いため
、二段階活性化アニールの効果はそれほど顕著には現わ
れていない。

さて、ゲート電極としてｐ”ｐｏｌｙ−３ｉを用いた場
合の利点について、以下に説明する。従来の水素化ｐｏ
ｌｙ−３ｉはキャリアとして電子を極く少量含むため、
ゲート電極としてｎ型ｐｏｌｙ−３ｉを使用すると、ｐ
チャネルＴＰＴの場合は問題が無いが、ｎチャネルＴＰ
Ｔではスレッシュホールド電圧が一１ｖはどにずれ込む
現象がみられる。これはオフ電流を上げる結果につなが
り、発熱若しくは消費電力の肥大につながるため望まし
くない。このため従来は、ゲート絶縁膜とチャネル領域
との界面付近にある電荷を打ち消すためのチャネル処理
工程を必要としていた。しかし、主たるチャネル処理工
程であるチャネルドーピングはドープ量の制御が難しく
、ドーピング過剰による膜質劣化から、ＴＰＴ作動時電
流の低下などもしばしば起こる０本発明のｐ型ｐｏｌｙ
−３ｉ薄膜となったｐ型ａ−３ｉ薄膜のパタニングによ
るゲート電極を用いれば、ｎチャネルＴＰＴばかりでな
くｐチャネルＴＰＴに於いてもスレッシュホールド電圧
のずれ込みは起こらないのでチャネル処理工程を省くこ
とが出来、且つ特性の良いＴＰＴを得ることが出来る。

［発明の効果１ 本発明の薄膜半導体装置及びその製造方法によれば、結
晶粒径が大きく結晶粒界界面に不純物を捕獲しにくいＳ
ｉ薄膜を成膜することが出来る。

そして、本発明の薄膜半導体装置及びその製造方法によ
れば、良好な特性を持つ半導体装置を従来の工程よりも
容易に製造できるので、歩留りの向上も達成できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例に於ける薄膜半
導体装置の製造工程図の一例である。 １００・・・・・・石英基板 １０１・・・・・・半導体領域 １０２・・・・・・ゲート絶縁膜 １０３・・・・・・ゲート電極 １０４・・・・・・ソース領域 １０５・・・・・・ドレイン領域 １０６・・・・・・チャネル領域 １０７・・・・・・層間絶縁膜 １０８・１０９・・・・・・引き出し電極以　　上 出願人　セイコーエプソン株式会社 代理人弁理士　鈴木喜三部（化１名） 第１図（Ｃ）

Claims (4)

【特許請求の範囲】
1. （１）薄膜半導体装置の主要部が非単結晶半導体より構
   成される薄膜半導体装置に於いて、チャネル領域の非単
   結晶半導体に対する該領域に含まれる酸素の不純物濃度
   および炭素の不純物濃度および窒素の不純物濃度の総計
   濃度の範囲が１×１０＾１＾７個／ｃｍ＾３〜１×１０
   ＾１＾９個／ｃｍ＾３であることを特徴とする薄膜半導
   体装置。
2. （２）非晶質半導体薄膜を形成する工程と、該薄膜をア
   ニールして多結晶半導体薄膜化する工程とを少なくとも
   含む薄膜半導体装置の製造方法によって、結晶粒径１μ
   ｍ以上の結晶粒を含む半導体から成る電界効果トランジ
   スタの半導体領域を形成したごとを特徴とする薄膜半導
   体装置の製造方法。
3. （３）請求項２記載の薄膜半導体装置の製造方法によっ
   て、前記総計濃度の範囲が１×１０＾１＾７個／ｃｍ＾
   ３〜１×１０＾１＾９個／ｃｍ＾３であるチャネル領域
   を形成したことを特徴とする薄膜半導体装置の製造方法
   。
4. （４）請求項２記載の薄膜半導体装置の製造方法によっ
   て、前記総計濃度の範囲が１×１０＾１＾９個／ｃｍ＾
   ３〜１×１０＾２＾０個／ｃｍ＾３であるチャネル領域
   を形成し、且つ、ドーパントの活性化アニールを二段階
   で行なったことを特徴とする薄膜半導体装置の製造方法
   。