JPH04188672A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04188672A
JPH04188672A JP2313726A JP31372690A JPH04188672A JP H04188672 A JPH04188672 A JP H04188672A JP 2313726 A JP2313726 A JP 2313726A JP 31372690 A JP31372690 A JP 31372690A JP H04188672 A JPH04188672 A JP H04188672A
Authority
JP
Japan
Prior art keywords
trench
collector electrode
electrode lead
epitaxial layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313726A
Other languages
English (en)
Inventor
Masaki Hirata
平田 雅規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2313726A priority Critical patent/JPH04188672A/ja
Publication of JPH04188672A publication Critical patent/JPH04188672A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ集積回路のコレクタ電極取り出し部
の構造に関する。
〔従来の技術〕
最も一般的なバイポーラ集積回路のコレクタ電極取り出
し部の形成方法について、第3図を参照して説明する。
P型シリコン基板1の上にN型埋込層2を挟んでN型エ
ピタキシャル層3が形成されている。
選択酸化(LOGO3)法により素子分離用のフィール
ド酸化膜4が形成され、薄い酸化膜9が形成されている
さらに拡散によりコレクタ電極取り出し部5、ベース6
、グラフトベース7、エミッタ8が形成され、薄い酸化
膜9に開口が設けられ、金属配線10が形成されている
〔発明が解決しようとする課題〕
コレクタ電極取り出し部は高温の熱拡散による不純物拡
散層で形成されているため、横方内拡がりが大きく寸法
を小さくすることができなかった。
N型エピタキシャル層の表面からN型埋込層に達する不
純物拡散により、深さ(エピタキシャル層厚さ)方向の
70〜80%もの横方内拡がりが生じている。
したがってコレクタ電極取り出し部がベースと接触しな
いように離す必要があり、横方向の寸法を小さくするこ
とができなかった。
この拡散層の抵抗値はあまり小さくすることができない
ので、コレクタ寄生抵抗となって、特に高周波特性を劣
化させていた。
〔課題を解決するための手段〕
本発明の半導体装置において、エピタキシャル層のトレ
ンチエツチングと、高融点金属の選択成長によるトレン
チ埋め込みにより、コレクタ電極取り出し部を形成して
いる。
〔実施例〕
つぎに本発明の第1の実施例について、第1図を参照し
て説明する。
P型シリコン基板1の上に砒素のイオン注入または熱拡
散によりN型埋込層2が形成され、その上に厚さ1μm
のN型エピタキシャル層3が形成されている。
素子分離のためLOGO3!!択酸化法により厚さ80
00人のフィールド酸化膜4が形成され、さらに薄い酸
化膜9が形成されている。
コレクタ電極取り出し部予定領域にRIE法によりエツ
チングしてトレンチく溝)を形成してから、タングステ
ン(W)やモリブデン(Mo)などの高融点金属を選択
成長させてトレンチを埋め込み、コレクタ電極取り出し
部5を形成する。
例えばWF6ガスをSiH4で還元するとWが分解し、
シリコン基板上のみに選択成長させることができる。成
長させない部分は酸化シリコン膜で覆われるのが普通で
ある。
硼素を加速エネルギー30keV、注入量(ドース)3
X 10”cm−2イオン注入してベース6が形成され
、硼素を加速エネルギー4.0 k e V、注入量(
ドース)5X ]、O”cm−2イオン注入してグラフ
トベース7が形成され、砒素を加速エネルギー70ke
V、注入量(ドース)5X1015cm”′2イオン注
入してエミッタ8が形成される。
さらに薄い酸化膜9にコンタクトホールが開口され、金
属配線10が形成されて素子部が完成される。
つぎに本発明の第2の実施例について、第2図を参照し
て説明する。
コレクタ取り出し部形成予定領域となるトレンチの形成
を、ヒドラジンなどの異方性ウェットエツチング液によ
り形成する。
エツチングによるトレンチの断面形状は、シリコン基板
の結晶方位によって決まる。
例えば(100)面を用いた場合、エツチングが(11
1)面で止って模型の側面となる。
さらにWを選択成長させてトレンチを埋め込みコレクタ
電極取り出し部5を形成する。
そのほかは第1の実施例と同様である。
本実施例ではトレンチのエツチングが自動的に停止する
ので、エツチングの深さをマスク材の開口幅により容易
に制御することができる。
〔発明の効果〕
コレクタ電極取り出し部を従来の拡散層から、本発明の
高融点金属に変更することにより、寄生抵抗が小さくな
り、高周波特性が改善された。
また拡散と違って横方向への拡がりが小さいので、寸法
を小さくすることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す断面図、第2図は
本発明の第2の実施例を示す断面図、第3図は従来技術
によるバイポーラ集積回路の断面図である。 1・・・P型シリコン基板、2・・・N型埋込層、3・
・・N型エピタキシャル層、4・・・フィールド酸化膜
、5・・・コレクタ電極取り出し部、6・・・ベース、
7・・・グラフトベース、8・・・エミッタ、9・・・
薄い酸化膜、10・・・金属配線。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一主面に形成されたエピタキシャル層にバ
    イポーラトランジスタのコレクタ埋込層まで達するトレ
    ンチが形成され、高融点金属の選択成長によって前記ト
    レンチが埋め込まれていることを特徴とする半導体装置
JP2313726A 1990-11-19 1990-11-19 半導体装置 Pending JPH04188672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313726A JPH04188672A (ja) 1990-11-19 1990-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313726A JPH04188672A (ja) 1990-11-19 1990-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH04188672A true JPH04188672A (ja) 1992-07-07

Family

ID=18044781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313726A Pending JPH04188672A (ja) 1990-11-19 1990-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH04188672A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134969A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置とその製造方法
JPH01296667A (ja) * 1988-05-25 1989-11-30 Hitachi Ltd ヘテロ接合バイポーラトランジスタの製造方法
JPH02278736A (ja) * 1989-04-19 1990-11-15 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134969A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置とその製造方法
JPH01296667A (ja) * 1988-05-25 1989-11-30 Hitachi Ltd ヘテロ接合バイポーラトランジスタの製造方法
JPH02278736A (ja) * 1989-04-19 1990-11-15 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH04266047A (ja) 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置
US5861659A (en) Semiconductor device
JPH04188672A (ja) 半導体装置
JPH05283520A (ja) 半導体装置の製造方法
JP2921859B2 (ja) 半導体集積回路
JP2947822B2 (ja) 半導体装置
JP2505159B2 (ja) 半導体装置の製造方法
JPH04132260A (ja) 半導体装置
JPH03250660A (ja) BiCMOS型半導体装置の製造方法
JPH0239091B2 (ja)
JP2576664B2 (ja) Npnトランジスタの製造方法
JP2654056B2 (ja) 半導体装置の製造方法
JP3063122B2 (ja) 半導体装置およびその製造方法
JPH05335329A (ja) 半導体装置及びその製造方法
JPS62160760A (ja) 半導体装置の製造方法
JPH087630Y2 (ja) 接合形電界効果トランジスタ
JPS5984469A (ja) 半導体装置の製造方法
JP2000294563A (ja) ラテラルバイポーラトランジスタ
JPS5966168A (ja) 半導体装置の製法
JP2764988B2 (ja) 半導体装置
JP3351661B2 (ja) 半導体装置およびその製造方法
JPH0231425A (ja) 半導体装置の製造方法
JPH04164334A (ja) バイポーラトランジスタ
JPS6350062A (ja) 半導体装置
JPS59107562A (ja) 半導体装置とその製造法