JPH04188825A - 電極形成方法 - Google Patents
電極形成方法Info
- Publication number
- JPH04188825A JPH04188825A JP31950290A JP31950290A JPH04188825A JP H04188825 A JPH04188825 A JP H04188825A JP 31950290 A JP31950290 A JP 31950290A JP 31950290 A JP31950290 A JP 31950290A JP H04188825 A JPH04188825 A JP H04188825A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wiring
- electrode
- cantilever
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
- Measuring Fluid Pressure (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
半導体センサやアクチュエーターに用いられる異方性エ
ツチングにより形成された溝の側面や底面に電極を形成
する方法に関するものである。
ツチングにより形成された溝の側面や底面に電極を形成
する方法に関するものである。
近年半導体プロセス技術を背景にして半導体を機械的構
造体として用いた半導体圧力センサー、半導体加速度セ
ンサー、マイクロアクチュエーター等の機械的電気的素
子（マイクロメカニクスデバイス）が脚光を浴びるよう
になってきた。
造体として用いた半導体圧力センサー、半導体加速度セ
ンサー、マイクロアクチュエーター等の機械的電気的素
子（マイクロメカニクスデバイス）が脚光を浴びるよう
になってきた。
これら素子の特徴として、小型でかつ高精度の機械機構
部品を提供でき、かつ半導体ウェハをもちいる為に１ウ
エハ上に素子と電子回路を一体化できることが上げられ
る。また、半導体プロセスをベースとして作製すること
で、半導体プロセスのバッチ処理による生産性の向上を
期待できる。
部品を提供でき、かつ半導体ウェハをもちいる為に１ウ
エハ上に素子と電子回路を一体化できることが上げられ
る。また、半導体プロセスをベースとして作製すること
で、半導体プロセスのバッチ処理による生産性の向上を
期待できる。
変位素子を有する梁でその特徴を最もよく表す素子の１
例として、ＩＢＭにより提案された微小計測用の３７Ｍ
プローブ（特開昭６ｌ−２０６１４８）がある。これは
静電容量型の片持゛ち梁であり、形成方法としてはまず
基板の一部に硼素をドープし下部電極を形成する。次に
、全面にＮ型シリコンを５μｍ以上エピタキシャル成長
し、一部表面に硼素をドープし上部電極を形成する。次
に異方性エツチングにより、上下電極間のＮ型シリコン
をエツチングして片持ち梁を形成する。尚、上下電極は
硼素がドープされているためエツチングが進行しないこ
とを利用している。次に下部電極の取り出しを金属を用
いて形成することにより静電容量型片持ち梁を得ている
。
例として、ＩＢＭにより提案された微小計測用の３７Ｍ
プローブ（特開昭６ｌ−２０６１４８）がある。これは
静電容量型の片持゛ち梁であり、形成方法としてはまず
基板の一部に硼素をドープし下部電極を形成する。次に
、全面にＮ型シリコンを５μｍ以上エピタキシャル成長
し、一部表面に硼素をドープし上部電極を形成する。次
に異方性エツチングにより、上下電極間のＮ型シリコン
をエツチングして片持ち梁を形成する。尚、上下電極は
硼素がドープされているためエツチングが進行しないこ
とを利用している。次に下部電極の取り出しを金属を用
いて形成することにより静電容量型片持ち梁を得ている
。
しかしながら、上記従来例ではシリコンのエピタキシャ
ル成長及び高濃度の硼素ドープ、一部分ドープのための
マスク形成等が必要であり、形成工程が複雑で製造工程
が長いためコストが高くなるという問題点があった。更
に片持ち梁の形成後に下部電極の取り出しを行う必要が
あるため、配線パターン形成時に片持ち梁が破損する場
合があり、歩留り及び再現性が低下するといった問題が
あった。
ル成長及び高濃度の硼素ドープ、一部分ドープのための
マスク形成等が必要であり、形成工程が複雑で製造工程
が長いためコストが高くなるという問題点があった。更
に片持ち梁の形成後に下部電極の取り出しを行う必要が
あるため、配線パターン形成時に片持ち梁が破損する場
合があり、歩留り及び再現性が低下するといった問題が
あった。
〔課題を解決するための手段〕
本発明は上記問題点を鑑み行われたものであり、製造工
程が簡単にできるため製造コストが下げられ、更に電極
のバターニング工程を必要としない電極形成方法を提供
するものである。
程が簡単にできるため製造コストが下げられ、更に電極
のバターニング工程を必要としない電極形成方法を提供
するものである。
すなわち、本発明の特徴とするところは、半導体センサ
やマイクロアクチュエーターに用いられる電極の形成方
法であって、異方性エツチングにより露出したシリコン
の側面や底面に選択堆積により形成する電極形成方法、
又は配線の一部をシリコンと接触させておくことにより
、該選択堆積した電極と該配線が自己接合する電極形成
方法、又は、該選択堆積がＡｆ、Ｍｏ、Ｗ等の気相化学
堆積方法である電極形成方法である。
やマイクロアクチュエーターに用いられる電極の形成方
法であって、異方性エツチングにより露出したシリコン
の側面や底面に選択堆積により形成する電極形成方法、
又は配線の一部をシリコンと接触させておくことにより
、該選択堆積した電極と該配線が自己接合する電極形成
方法、又は、該選択堆積がＡｆ、Ｍｏ、Ｗ等の気相化学
堆積方法である電極形成方法である。
以下、図面に従って本発明を説明する。
第１図は本発明による電極形成方法を用いた静電容量型
片持ち梁作製に於ける各工程の断面図を示したものであ
る。
片持ち梁作製に於ける各工程の断面図を示したものであ
る。
第１図（ａ）に於いて、先ず結晶方位（１００）面又は
（１１０）面を主面とするシリコンウェハ１０を用意す
る。次にマスク層をシリコンウェハ１０上に全面に形成
する。
（１１０）面を主面とするシリコンウェハ１０を用意す
る。次にマスク層をシリコンウェハ１０上に全面に形成
する。
本発明に係るマスク層１１としてはシリコンの異方性エ
ツチングを行った場合にシリコンと比して十分なエツチ
ング選択性を有するものでなおかつ、内部応力の小さい
ものであれば良く、例えばシリコン窒下膜、シリコン酸
化膜等の絶縁膜が挙げられる。次に片面のマスク層を従
来公知のフォトリソエツチング法により加工し、片持ち
梁を形成するための開口部１２を形成する。
ツチングを行った場合にシリコンと比して十分なエツチ
ング選択性を有するものでなおかつ、内部応力の小さい
ものであれば良く、例えばシリコン窒下膜、シリコン酸
化膜等の絶縁膜が挙げられる。次に片面のマスク層を従
来公知のフォトリソエツチング法により加工し、片持ち
梁を形成するための開口部１２を形成する。
続いて第１図すに於いて、開口部１３を有する面に、片
持ち梁の上電極及び下電極の取り出し用配線のための電
極層を形成する。該電極層としては従来公知の薄膜形成
方法を用いることができる。
持ち梁の上電極及び下電極の取り出し用配線のための電
極層を形成する。該電極層としては従来公知の薄膜形成
方法を用いることができる。
又、該電極層は次工程でシリコンの異方性エツチングを
行うため、シリコンと比して十分な選択性を有する必要
がある。例えば金、銀、銅、クロム等が挙げられる。次
にフォトリソエツチング技術を用いて上電極１３及び下
電極用配線１４を形成する。該下電極用配線１４は一部
、開口部１３のシリコンに接触させておくことが必要で
ある。続いて第１図Ｃに於いて、結晶軸異方性エツチン
グにより片持ち梁を形成する。該結晶軸異方性エツチン
グとしては、半導体の結晶方位面によりエツチング速度
に差異を生ずる水酸化カリウム水溶液、水酸化アンモニ
ウム、ヒドラジン、エチレンジアミンピロカテコール水
溶液等が適用できる。続いて第１図ｄに於いて、選択堆
積法により露出されたシリコン及び電極層に金属を選択
的に堆積させることにより、下部電極１５を形成する。
行うため、シリコンと比して十分な選択性を有する必要
がある。例えば金、銀、銅、クロム等が挙げられる。次
にフォトリソエツチング技術を用いて上電極１３及び下
電極用配線１４を形成する。該下電極用配線１４は一部
、開口部１３のシリコンに接触させておくことが必要で
ある。続いて第１図Ｃに於いて、結晶軸異方性エツチン
グにより片持ち梁を形成する。該結晶軸異方性エツチン
グとしては、半導体の結晶方位面によりエツチング速度
に差異を生ずる水酸化カリウム水溶液、水酸化アンモニ
ウム、ヒドラジン、エチレンジアミンピロカテコール水
溶液等が適用できる。続いて第１図ｄに於いて、選択堆
積法により露出されたシリコン及び電極層に金属を選択
的に堆積させることにより、下部電極１５を形成する。
この時、下電極用配線１４とシリコンが接触しているた
め、該選択堆積を行った場合、自動的に下電極１５と下
電極用配線１４が接続される。該選択堆積法としては、
半導体及び電極に膜が成長し、絶縁物等には膜が成長し
ない方法が適用され、従来公知のＡｉ’、Ｍｏ、Ｗ等の
気相化学堆積法を用いることができる。
め、該選択堆積を行った場合、自動的に下電極１５と下
電極用配線１４が接続される。該選択堆積法としては、
半導体及び電極に膜が成長し、絶縁物等には膜が成長し
ない方法が適用され、従来公知のＡｉ’、Ｍｏ、Ｗ等の
気相化学堆積法を用いることができる。
〔実施例１〕
第１図は、本発明の特徴を最も良く表す作製方法のプロ
セス概略図を示す。
セス概略図を示す。
結晶方位（１００）面を主面とするシリコンウェハ１０
の両面にマスク層となるシリコン窒化膜１１をＬＰＧＶ
Ｅ （減圧ＣＶＤ）法により５０００人形成し、ウェハ
の一方の面のシリン窒化膜をフオドリソグラフィと反応
性イオンエツチング法によりＣＦ４ガスを用いパターン
形成し開口部１２を設ける。（第１図ａ） 次に、クロム５０人を下引き層として金をスパッタ法に
より６０００人堆積させ、従来公知のフォトリソグラフ
ィーと反応性イオンエツチング法１ｍヨｌｌ）、ＣＦ４
ガスを用いパターン形成し開口部１２を設ける。（第１
図ａ） 次に、クロム５０人を下引き層として金をスパッタ法に
より６０００人堆積させ、従来公知のフォトリソグラフ
ィーとエツチング法により、上部電極１３及び下電極用
配線１４を形成した。この時に下電極用配線１４の一部
をシリコンが露出した開口部１２に接触させる用にする
。（第１図ｂ）次に８０℃のＫＯＨ２７ｗｔ％ＯＨ２７
ｗｔ％水溶コニヨリ晶軸異方性エツチングを行ない長さ
１００μｍ１巾３０μｍの片持ち梁を形成した。
の両面にマスク層となるシリコン窒化膜１１をＬＰＧＶ
Ｅ （減圧ＣＶＤ）法により５０００人形成し、ウェハ
の一方の面のシリン窒化膜をフオドリソグラフィと反応
性イオンエツチング法によりＣＦ４ガスを用いパターン
形成し開口部１２を設ける。（第１図ａ） 次に、クロム５０人を下引き層として金をスパッタ法に
より６０００人堆積させ、従来公知のフォトリソグラフ
ィーと反応性イオンエツチング法１ｍヨｌｌ）、ＣＦ４
ガスを用いパターン形成し開口部１２を設ける。（第１
図ａ） 次に、クロム５０人を下引き層として金をスパッタ法に
より６０００人堆積させ、従来公知のフォトリソグラフ
ィーとエツチング法により、上部電極１３及び下電極用
配線１４を形成した。この時に下電極用配線１４の一部
をシリコンが露出した開口部１２に接触させる用にする
。（第１図ｂ）次に８０℃のＫＯＨ２７ｗｔ％ＯＨ２７
ｗｔ％水溶コニヨリ晶軸異方性エツチングを行ない長さ
１００μｍ１巾３０μｍの片持ち梁を形成した。
（第１図Ｃ）
次にアルミニウムを気相化学堆積法により、露出したシ
リコン表面及び上電極１３、下電極用配線１４上に成膜
した。尚、露出したシリコン窒化膜上にはアルミニウム
は堆積していなかった。該気相化学堆積力はＤＭＡＨ（
ジメチルアルミニウムハイドライド）を用い、キャリア
ガスＨ２、全圧１．５Ｔｏ ｒ ｒ、ＤＭＡＨ分圧１．
５Ｘ１０−’Ｔｏｒｒ、基板温度２６０℃の条件で行っ
た。尚、膜圧は２０００人とした。（第１図ｄ） 以上の工程により、静電容量型の片持ち梁が形成できた
。又、片持ち梁の破損等が生ぜず、歩留り、再現性が向
上した。
リコン表面及び上電極１３、下電極用配線１４上に成膜
した。尚、露出したシリコン窒化膜上にはアルミニウム
は堆積していなかった。該気相化学堆積力はＤＭＡＨ（
ジメチルアルミニウムハイドライド）を用い、キャリア
ガスＨ２、全圧１．５Ｔｏ ｒ ｒ、ＤＭＡＨ分圧１．
５Ｘ１０−’Ｔｏｒｒ、基板温度２６０℃の条件で行っ
た。尚、膜圧は２０００人とした。（第１図ｄ） 以上の工程により、静電容量型の片持ち梁が形成できた
。又、片持ち梁の破損等が生ぜず、歩留り、再現性が向
上した。
〔実施例２〕
第２図（ａ）〜（ｄ）は本発明の第２実施例である片持
ち梁の作製工程の平面図である。
ち梁の作製工程の平面図である。
先ず、結晶方位（１１０）面を主面とするシリコンウェ
ハ板厚２００μｍの両面にマスク層となルシリコン窒化
膜１１をＬＰＣＶＤ Ｃ減圧ＣＶＤ）法により３０００
人形成し、ウェハの一方の面のシリコン窒化膜１１をフ
ォトリソグラフィと反応性イオンエツチング法によりＣ
Ｆ４を用いパターン形成し開口部１２を設ける。（第２
図ａ）次にクロム５０人を下引き層として金をスパッタ
法により４０００人堆積させ、従来公知のフォトリソエ
ツチング法により配線１６を形成した。
ハ板厚２００μｍの両面にマスク層となルシリコン窒化
膜１１をＬＰＣＶＤ Ｃ減圧ＣＶＤ）法により３０００
人形成し、ウェハの一方の面のシリコン窒化膜１１をフ
ォトリソグラフィと反応性イオンエツチング法によりＣ
Ｆ４を用いパターン形成し開口部１２を設ける。（第２
図ａ）次にクロム５０人を下引き層として金をスパッタ
法により４０００人堆積させ、従来公知のフォトリソエ
ツチング法により配線１６を形成した。
この時の配線１６の一部分をシリコンが露出した開口部
１２に接触させるようにする。続いて８０℃のＫ ＯＨ
２７ｗ ｔ％水溶液により、シリコンの結晶軸異方性エ
ツチングを行ない、長さ１ｍｍ、巾２００μｍ１厚さ３
μｍの片持ち梁１７を形成した。（第２図ｂ） 次に電極の分離を行なうため、第２図Ｃに示す矢印方向
から真空蒸着法を用いて、シリコン酸化膜を２０００人
成膜した。尚、真空蒸着法は蒸着粒子の方向性が高いた
め、蒸発源に向いた面に成膜が行える。但し蒸着方向に
平行な面にも若干の廻り込みがあるため、フッ素水素酸
水溶液を用いて除去しておく必要がある。（第２図Ｃ）
次にアルミニウムを気相化学堆積法により、露出したシ
リコン表面及び配線１６上に成膜した。
１２に接触させるようにする。続いて８０℃のＫ ＯＨ
２７ｗ ｔ％水溶液により、シリコンの結晶軸異方性エ
ツチングを行ない、長さ１ｍｍ、巾２００μｍ１厚さ３
μｍの片持ち梁１７を形成した。（第２図ｂ） 次に電極の分離を行なうため、第２図Ｃに示す矢印方向
から真空蒸着法を用いて、シリコン酸化膜を２０００人
成膜した。尚、真空蒸着法は蒸着粒子の方向性が高いた
め、蒸発源に向いた面に成膜が行える。但し蒸着方向に
平行な面にも若干の廻り込みがあるため、フッ素水素酸
水溶液を用いて除去しておく必要がある。（第２図Ｃ）
次にアルミニウムを気相化学堆積法により、露出したシ
リコン表面及び配線１６上に成膜した。
尚、露出したシリコン窒化膜及びシリコン酸化膜上には
アルミニウムは堆積していなかった。該気相化学堆積法
はＤＭＡＨ（ジメチルアルミニウムハイドライド）を用
い、キャリアガスＨ２、全圧１゜５Ｔｏ ｒ ｒ、ＤＭ
ＡＨ分圧１．５ｘｌＯ−’Ｔｏｒｒ。
アルミニウムは堆積していなかった。該気相化学堆積法
はＤＭＡＨ（ジメチルアルミニウムハイドライド）を用
い、キャリアガスＨ２、全圧１゜５Ｔｏ ｒ ｒ、ＤＭ
ＡＨ分圧１．５ｘｌＯ−’Ｔｏｒｒ。
基板温度２６０℃の条件で行い膜厚は５０００人とした
。以上の工程により、静電容量型の片持ち梁が形成でき
た。又、片持ち梁の破損は生ぜず歩留り、再現性が向上
した。
。以上の工程により、静電容量型の片持ち梁が形成でき
た。又、片持ち梁の破損は生ぜず歩留り、再現性が向上
した。
以上説明したように、異方性エツチングにより形成され
たシリコンの深溝の側面や底面に電極を選択堆積させる
ことにより、製造工程が簡単になり、製造コストを低下
させることができた。
たシリコンの深溝の側面や底面に電極を選択堆積させる
ことにより、製造工程が簡単になり、製造コストを低下
させることができた。
更に、あらかじめ配線を形成しておくことにより、電極
の選択堆積時に自己接合が行われるため電極のパターニ
ングが不用となり、片持ち梁等を作製する場合に梁の破
損が無くなり、歩留り、再現性が向上した。
の選択堆積時に自己接合が行われるため電極のパターニ
ングが不用となり、片持ち梁等を作製する場合に梁の破
損が無くなり、歩留り、再現性が向上した。
ち梁の製造工程に於ける断面図、
第２図（ａ）〜（ｄ）は本発明の第２実施例に於ける片
持ち梁の製造工程の平面図である。
持ち梁の製造工程の平面図である。
１０・・・シリコンウエノ＼
１１・・・マスク層
１２・・・開口部
１３・・・上電極
１４・・・下電極用配線
１５・・・下電極
１６・・・配線
１７・・・片持ち梁
１８・・・絶縁膜
Claims (2)
- （１）半導体センサやマイクロアクチュエーターに用い
られる電極の形成方法であって、異方性エッチングによ
り露出したシリコンの側面や底面に選択堆積により形成
することを特徴とする電極形成方法。 - （２）配線の一部をシリコンと接触させることにより、
該選択堆積した電極と該配線が自己接合することを特徴
とする請求項１記載の電極形成方法。（３）該選択堆積
がＡｌ、Ｍｏ、Ｗ等の気相化学堆積法であることを特徴
とする請求項１記載の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31950290A JPH04188825A (ja) | 1990-11-22 | 1990-11-22 | 電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31950290A JPH04188825A (ja) | 1990-11-22 | 1990-11-22 | 電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188825A true JPH04188825A (ja) | 1992-07-07 |
Family
ID=18110941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31950290A Pending JPH04188825A (ja) | 1990-11-22 | 1990-11-22 | 電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188825A (ja) |
-
1990
- 1990-11-22 JP JP31950290A patent/JPH04188825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| US5594172A (en) | Semiconductor accelerometer having a cantilevered beam with a triangular or pentagonal cross section | |
| US6117701A (en) | Method for manufacturing a rate-of-rotation sensor | |
| JP3616659B2 (ja) | マイクロメカニックセンサおよびその製造方法 | |
| KR20010073290A (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
| KR0140042B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| JP4397440B2 (ja) | 半導体基板の空洞の上に横たわる単結晶部材を有する半導体構造を形成するためのプロセス | |
| US6232139B1 (en) | Method of making suspended thin-film semiconductor piezoelectric devices | |
| US7833405B2 (en) | Micromechanical component and corresponding production method | |
| JPH0251832A (ja) | リソグラフイ装置用ビーム形成絞りの製造方法 | |
| JPH04318977A (ja) | 構造化方法 | |
| JP2000155030A (ja) | 角速度センサの製造方法 | |
| US20020179563A1 (en) | Application of a strain-compensated heavily doped etch stop for silicon structure formation | |
| CN108463431B (zh) | 用于制造多层mems构件的方法和相应的多层mems构件 | |
| JP3424371B2 (ja) | 加速度センサの製造方法 | |
| JP3950628B2 (ja) | 広範囲メンブランマスクを製造する方法 | |
| WO2024094195A1 (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| JPS63308390A (ja) | 半導体圧力センサの製造方法 | |
| JP3551745B2 (ja) | 半導体加速度センサの製造方法 | |
| CN116639645A (zh) | 压电微机电系统（mems）结构及其形成方法 | |
| JP3428179B2 (ja) | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US20070290370A1 (en) | Device configured to have a nanowire formed laterally between two electrodes and methods for forming the same | |
| JPH10117026A (ja) | シリコン微細機械素子の製造方法 | |
| JPH0766154A (ja) | ドープされたシリコンからなる導電性尖端電極の製造方法 |