JPH04318977A - 構造化方法 - Google Patents
構造化方法Info
- Publication number
- JPH04318977A JPH04318977A JP4045176A JP4517692A JPH04318977A JP H04318977 A JPH04318977 A JP H04318977A JP 4045176 A JP4045176 A JP 4045176A JP 4517692 A JP4517692 A JP 4517692A JP H04318977 A JPH04318977 A JP H04318977A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- masking layer
- layer
- doping
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/61—Electrolytic etching
- H10P50/613—Electrolytic etching of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/924—To facilitate selective etching
Landscapes
- Weting (AREA)
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は請求範囲１のモノリシッ
ク半導体支持体の構造化方法に関する。
ク半導体支持体の構造化方法に関する。
【０００２】
【従来の技術】例えば、Ａ．Ｈｅｕｂｅｒｇｅｒ（著者
），Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ（出版社）１９８
９，“Ｍｉｋｒｏｍｅｃｈａｎｉｋ”（著書名）におい
て、半導体結晶にてｎ導電形及びｐ導電形層形成方法が
記載されており、上記半導体結晶ではドーピング原子が
所期のように水晶ディスクの所定個所に導入される。 当該ドーピングは例えばガス相（気相）又はドーピング
された表面被覆物の拡散により、又は外部的に加速され
たイオンの形のドーピング原子の衝撃打込みにより行な
われ得る。第３．１．５章、第１１４〜１２１頁におい
ては単結晶シリコン層の堆積析出のための種々の技術工
学手法が記載されている。第３．２．１．３章第１４７
〜１５０頁にはシリコンに対して異方性なエッチング溶
液における二酸化シリコン（ＳｉＯ２）及び窒化シリコ
ン（Ｓｉ３Ｎ４）のエッチング特性が記載されている。 その種層は通常シリコン表面の不働態化（不活性化）の
ため使用される。第３．２．１．４章第１５１頁からは
電圧の印加されるｐ／ｎ接合部を、例えばＫＯＨ−及び
エチレンディアミン−溶液のような異方性エッチング溶
液に対するエッチングストップとして使用することが公
知である。
），Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ（出版社）１９８
９，“Ｍｉｋｒｏｍｅｃｈａｎｉｋ”（著書名）におい
て、半導体結晶にてｎ導電形及びｐ導電形層形成方法が
記載されており、上記半導体結晶ではドーピング原子が
所期のように水晶ディスクの所定個所に導入される。 当該ドーピングは例えばガス相（気相）又はドーピング
された表面被覆物の拡散により、又は外部的に加速され
たイオンの形のドーピング原子の衝撃打込みにより行な
われ得る。第３．１．５章、第１１４〜１２１頁におい
ては単結晶シリコン層の堆積析出のための種々の技術工
学手法が記載されている。第３．２．１．３章第１４７
〜１５０頁にはシリコンに対して異方性なエッチング溶
液における二酸化シリコン（ＳｉＯ２）及び窒化シリコ
ン（Ｓｉ３Ｎ４）のエッチング特性が記載されている。 その種層は通常シリコン表面の不働態化（不活性化）の
ため使用される。第３．２．１．４章第１５１頁からは
電圧の印加されるｐ／ｎ接合部を、例えばＫＯＨ−及び
エチレンディアミン−溶液のような異方性エッチング溶
液に対するエッチングストップとして使用することが公
知である。
【０００３】
【発明の目的】本発明の目的ないし課題とするところは
従来技術の欠点を取除き改良発展させることにある。
従来技術の欠点を取除き改良発展させることにある。
【０００４】
【発明の構成】上記課題は請求範囲の構成要件により解
決される。
決される。
【０００５】上記の本発明の構成により次のような利点
が得られる。半導体支持体と同じ基本材料からなる表面
マスキング層使用の場合上記マスキング層に基づく半導
体支持体の機械的ひずみが回避される。特に有利にはマ
スキング層はマイクロエレクトロニクス及びマイクロメ
カニク（微細機械加工技術）にて通常のドーピングない
し析出堆積手法により作製可能である。本発明の方法の
特別な利点とするところは異方性なエッチング溶液に対
する半導体支持体の各部分の不働態化（不活性化）が次
のようにして選択的に作用接続及び遮断可能である。即
ち、半導体支持体の不働態化された部分と当該半導体支
持体との間のｐ／ｎ接合部に電圧を印加するのである。 要するにマスキング層は半導体基体の構造化後も除去さ
れなくてもよく、それにより、当該手法プロセスが簡単
化される。更に有利には本発明の方法による構造化の際
マスク平面が節減可能であり、殊に所定のドーピングさ
れた領域を有する構造の作製の際節減可能である。その
場合、同一マスク平面内にてエッチングマスクと、所定
のようにドーピングされた領域が形成され得る。
が得られる。半導体支持体と同じ基本材料からなる表面
マスキング層使用の場合上記マスキング層に基づく半導
体支持体の機械的ひずみが回避される。特に有利にはマ
スキング層はマイクロエレクトロニクス及びマイクロメ
カニク（微細機械加工技術）にて通常のドーピングない
し析出堆積手法により作製可能である。本発明の方法の
特別な利点とするところは異方性なエッチング溶液に対
する半導体支持体の各部分の不働態化（不活性化）が次
のようにして選択的に作用接続及び遮断可能である。即
ち、半導体支持体の不働態化された部分と当該半導体支
持体との間のｐ／ｎ接合部に電圧を印加するのである。 要するにマスキング層は半導体基体の構造化後も除去さ
れなくてもよく、それにより、当該手法プロセスが簡単
化される。更に有利には本発明の方法による構造化の際
マスク平面が節減可能であり、殊に所定のドーピングさ
れた領域を有する構造の作製の際節減可能である。その
場合、同一マスク平面内にてエッチングマスクと、所定
のようにドーピングされた領域が形成され得る。
【０００６】本発明の独立的請求項６の特徴事項の構成
要件によっては請求項１の方法による利点のほかに次の
ような利点が得られる、即ち、半導体支持体にて埋めら
れた領域の規定、画定により、新たなエッチング幾何学
的特性が形成可能であり、その際上記領域と半導体支持
体との間にｐ／ｎ接合部が有しているという利点が得ら
れる。而して、例えば、半導体支持体の深さ部分のとこ
ろに振動性（振動し得る）パドル（かい状部分）が作製
され得る。
要件によっては請求項１の方法による利点のほかに次の
ような利点が得られる、即ち、半導体支持体にて埋めら
れた領域の規定、画定により、新たなエッチング幾何学
的特性が形成可能であり、その際上記領域と半導体支持
体との間にｐ／ｎ接合部が有しているという利点が得ら
れる。而して、例えば、半導体支持体の深さ部分のとこ
ろに振動性（振動し得る）パドル（かい状部分）が作製
され得る。
【０００７】引用請求項に規定された手段によっては独
立的請求項１と６にて規定された手段の有利な発展形態
及び改良が可能である。
立的請求項１と６にて規定された手段の有利な発展形態
及び改良が可能である。
【０００８】有利にはマスキング層及び埋込まれた領域
の相応の配向により構造が半導体支持体中に所期のよう
にアンダーカットエッチング可能である。
の相応の配向により構造が半導体支持体中に所期のよう
にアンダーカットエッチング可能である。
【０００９】
【実施例】本発明の実施例が図示してあり、以下詳述す
る。
る。
【００１０】図１−ａ，ｂ中１０は夫々半導体支持体を
示す。半導体支持体１０の各々の主表面は構造化された
不働態化層１２を施されている。両側において構造化さ
れたマスキング層１２にて開口を介して、異方性なエッ
チング溶液を用いてエッチングされている。その際エッ
チング切欠部３０が作成されている。半導体支持体１０
は上記実施例では、基本ドーピングの施された単結晶シ
リコン支持体である。図１−ａ中（１００）−結晶配向
を有するシリコン支持体１０が示してあり、図１−ｂ中
、（１１０）−シリコン支持体１０が示してあり、それ
らはエッチング切欠部３０の異なる幾何学的形状を表わ
している。通常、シリコンウエーハの基本ドーピングは
ｐドーピングであり、勿論、ｎドーピングも可能である
。マスキング層１２は本発明によれば半導体支持体１０
と同じ基本材料から成る層であり、即ち、この場合にお
いては勿論ドーピングの点で半導体支持体１０とは異な
る単結晶シリコン層である。マスキング層１２と半導体
支持体１０との間にはｐ／ｎ接合部が存在し（形成され
）、このｐ／ｎ接合部には電気的接触接続部２０を介し
て電圧が印加可能である。印加電圧の強さが、マスキン
グ層１２及び半導体支持体１０のドーピングの比に依存
して次のように選定される、即ち、阻止方向で電圧印加
状態のもとでｐ／ｎ接合部がエッチングストップ限界と
して作用するように選定される。要するにマスキング層
１２と半導体支持体１０との間のｐ／ｎ接合部のエッチ
ングストップ作用は選択的にマスキング層１２と半導体
支持体１０との間にて電圧の印加又は遮断により作用接
続又は遮断され得る。マスキング層１２は例えばガス相
（気相）から又はドーピングされた表面被覆物からドー
ピング原子の拡散導入により、又は外部的に加速された
イオンの形でのドーピング原子の衝撃打込みにより形成
され得る。上記方法プロセスでは半導体支持体１０の表
面の領域（該領域ではマスキング層に開口部が配設さる
べきである）はドーピング原子の拡散導入又は打込に対
して防止策を施さるべきである。表面マスキングのため
の別の手法によれば、半導体支持体１０のマスキングさ
るべき主表面上への相応のドーピングでの構造化された
エピタキシー層の析出体積を行う。要はマスキング層１
２と半導体支持体１０との間にｐ／ｎ接合部が存在する
こと、及び、マスキング層１２は単結晶であり、半導体
支持体１０と同じ基本材料から成ることが重要点である
。半導体支持体１０の結晶配向に関してマスキング層１
２にて開口部の相応の配向の際、図１−ａ，ｂに示すマ
スキング層１２のアンダーカットエッチングが行なわれ
ない。
示す。半導体支持体１０の各々の主表面は構造化された
不働態化層１２を施されている。両側において構造化さ
れたマスキング層１２にて開口を介して、異方性なエッ
チング溶液を用いてエッチングされている。その際エッ
チング切欠部３０が作成されている。半導体支持体１０
は上記実施例では、基本ドーピングの施された単結晶シ
リコン支持体である。図１−ａ中（１００）−結晶配向
を有するシリコン支持体１０が示してあり、図１−ｂ中
、（１１０）−シリコン支持体１０が示してあり、それ
らはエッチング切欠部３０の異なる幾何学的形状を表わ
している。通常、シリコンウエーハの基本ドーピングは
ｐドーピングであり、勿論、ｎドーピングも可能である
。マスキング層１２は本発明によれば半導体支持体１０
と同じ基本材料から成る層であり、即ち、この場合にお
いては勿論ドーピングの点で半導体支持体１０とは異な
る単結晶シリコン層である。マスキング層１２と半導体
支持体１０との間にはｐ／ｎ接合部が存在し（形成され
）、このｐ／ｎ接合部には電気的接触接続部２０を介し
て電圧が印加可能である。印加電圧の強さが、マスキン
グ層１２及び半導体支持体１０のドーピングの比に依存
して次のように選定される、即ち、阻止方向で電圧印加
状態のもとでｐ／ｎ接合部がエッチングストップ限界と
して作用するように選定される。要するにマスキング層
１２と半導体支持体１０との間のｐ／ｎ接合部のエッチ
ングストップ作用は選択的にマスキング層１２と半導体
支持体１０との間にて電圧の印加又は遮断により作用接
続又は遮断され得る。マスキング層１２は例えばガス相
（気相）から又はドーピングされた表面被覆物からドー
ピング原子の拡散導入により、又は外部的に加速された
イオンの形でのドーピング原子の衝撃打込みにより形成
され得る。上記方法プロセスでは半導体支持体１０の表
面の領域（該領域ではマスキング層に開口部が配設さる
べきである）はドーピング原子の拡散導入又は打込に対
して防止策を施さるべきである。表面マスキングのため
の別の手法によれば、半導体支持体１０のマスキングさ
るべき主表面上への相応のドーピングでの構造化された
エピタキシー層の析出体積を行う。要はマスキング層１
２と半導体支持体１０との間にｐ／ｎ接合部が存在する
こと、及び、マスキング層１２は単結晶であり、半導体
支持体１０と同じ基本材料から成ることが重要点である
。半導体支持体１０の結晶配向に関してマスキング層１
２にて開口部の相応の配向の際、図１−ａ，ｂに示すマ
スキング層１２のアンダーカットエッチングが行なわれ
ない。
【００１１】図２−ａ〜ｄには埋込まれたドーピング領
域を施した本発明の構造化方法プロセスの種々の段階を
示す。図２−ａ中１１は基本ドーピングの施された単結
晶半導体サブストレートを示す。この単結晶サブストレ
ート１１の主表面の領域１６内にドーピングが施されて
いて、それにより領域１６と半導体サブストレート１１
の間にｐ／ｎ接合部が形成される。半導体サブストレー
トは例えばｐ基本ドーピングの施されたシリコンウエー
ハであってよいが、シリコンとは別の基本材料から成る
他種の半導体サブストレートであってもよい。それにひ
きつづいてドーピング領域１６を備えた、サブストレー
ト１１の表面上に単結晶半導体層１３が析出堆積され、
この層１３はサブストレート１１と同じ基本材料から成
り、本例においてサブストレート１１と同じ型式（導電
型）の基本ドーピングを有する。ｐ基本ドーピングを有
する単結晶シリコンウエーハの場合、層１３は例えばｐ
ドーピングされたエピタキシー層によって形成され得る
。サブストレート１１は層１３と合さって半導体支持体
１０を形成する。図２−ｂには層１３中へのドーピング
部１６の拡散後の状態が示してある。この例にてｎドー
ピングされた埋込まれた領域１６の接触接続のため半導
体支持体１０の表面内への拡散接続１４がつくり込まれ
ており、このことは図２−ｃに示してある。図２−ｄは
図１−ａに相応するマスキング層１２を半導体支持体１
０中につくり込んだ後の半導体支持体を示す。マスキン
グ層１２は開口部１２１を有し、この開口部を介して異
方性なエッチング溶液が半導体支持体１０に作用し得る
。半導体支持体１０に対して拡散接続部１４を介しての
マスキング層１２と埋込まれた領域１６との間のｐ／ｎ
接合部への阻止方向での電圧の印加の際、当該領域１６
は深さ方向エッチングに対して不働態化される。半導体
支持体１０の結晶配向に関して上記領域１６の相応の配
向の際、深さ方向エッチングのとき図２−ｅに相応する
構造が形成される。異方性なエッチング溶液（これは開
口部１２１を介して半導体支持体１０に作用する）によ
っては埋込まれた領域１６のアンダーカットエッチング
と共にエッチング切欠部３０が生ぜしめられ、それによ
り半導体支持体１０の深さ個所に振動性のパドル（かい
状部分）が生ぜしめられている。
域を施した本発明の構造化方法プロセスの種々の段階を
示す。図２−ａ中１１は基本ドーピングの施された単結
晶半導体サブストレートを示す。この単結晶サブストレ
ート１１の主表面の領域１６内にドーピングが施されて
いて、それにより領域１６と半導体サブストレート１１
の間にｐ／ｎ接合部が形成される。半導体サブストレー
トは例えばｐ基本ドーピングの施されたシリコンウエー
ハであってよいが、シリコンとは別の基本材料から成る
他種の半導体サブストレートであってもよい。それにひ
きつづいてドーピング領域１６を備えた、サブストレー
ト１１の表面上に単結晶半導体層１３が析出堆積され、
この層１３はサブストレート１１と同じ基本材料から成
り、本例においてサブストレート１１と同じ型式（導電
型）の基本ドーピングを有する。ｐ基本ドーピングを有
する単結晶シリコンウエーハの場合、層１３は例えばｐ
ドーピングされたエピタキシー層によって形成され得る
。サブストレート１１は層１３と合さって半導体支持体
１０を形成する。図２−ｂには層１３中へのドーピング
部１６の拡散後の状態が示してある。この例にてｎドー
ピングされた埋込まれた領域１６の接触接続のため半導
体支持体１０の表面内への拡散接続１４がつくり込まれ
ており、このことは図２−ｃに示してある。図２−ｄは
図１−ａに相応するマスキング層１２を半導体支持体１
０中につくり込んだ後の半導体支持体を示す。マスキン
グ層１２は開口部１２１を有し、この開口部を介して異
方性なエッチング溶液が半導体支持体１０に作用し得る
。半導体支持体１０に対して拡散接続部１４を介しての
マスキング層１２と埋込まれた領域１６との間のｐ／ｎ
接合部への阻止方向での電圧の印加の際、当該領域１６
は深さ方向エッチングに対して不働態化される。半導体
支持体１０の結晶配向に関して上記領域１６の相応の配
向の際、深さ方向エッチングのとき図２−ｅに相応する
構造が形成される。異方性なエッチング溶液（これは開
口部１２１を介して半導体支持体１０に作用する）によ
っては埋込まれた領域１６のアンダーカットエッチング
と共にエッチング切欠部３０が生ぜしめられ、それによ
り半導体支持体１０の深さ個所に振動性のパドル（かい
状部分）が生ぜしめられている。
【００１２】図３−ａ〜ｃ中には図２ａ〜ｅに相応する
方法プロセスの別の変化形が示してある。図３−ａ中半
導体支持体１０は同様にサブストレート１１と、その上
に被着されたエピタキシー層１３とから形成されている
。サブストレート１１とエピタキシー部１３との間の層
境界には埋込まれたドーピングされた領域１６が設けら
れており、この領域１６は半導体支持体の一方の主表面
から拡散接続部１４により接触接続され得る。サブスト
レート１１、およびその上に被着された層１３並びに埋
込まれた領域１６及び拡散接続部１４から成るそのよう
な構成体は図２−ａ〜ｃに相応してつくられている。 但し図２に示す実施例と異なって、層１３はサブストレ
ート１１のドーピングと逆の導電形のドーピング部を有
する。半導体支持体１０の深さ部分にて当該ｐｎ接合部
がどのように精確に位置付けされ得るかはサブストレー
ト１１のドーピングと、その上に被着された層１３のド
ーピングとの相互間の比に依存する。埋込まれた領域１
６及び拡散接続部１４はエピタキシー層１３と同じ導電
形を有するが、一層より高くドーピングされている。そ
れにより、埋込または領域１６とサブストレート１１と
の間のｐｎ接合部はサブストレート１１と層１３との間
のｐｎ接合部より著しく鮮鋭に画定されている。更に、
埋込まれた領域１６とサブストレート１１との間のｐｎ
接合部はエピタキシー層１３とサブストレート１１との
間のｐｎ接合部より深いところに半導体基体１０中につ
くり込まれている。更に、層１３の表面内に、領域１８
にて、サブストレート１１と同じ導電形のドーピング部
が導入されている。サブストレート１１と同じ導電形の
別のドーピング部は層１３を介してのサブストレート１
１に対する拡散接続部として用いられる。次の方法プロ
セスステップでは領域１７（これは少なくとも部分的に
領域１８と重なる）にて領域１８のドーピングと逆の導
電形のドーピング部が導入される。それにより、領域１
７の部分と、領域１８との間にｐｎ接合部が形成される
。このことを図３−ｂに示してある。拡散接続部１４，
１５を介しては領域１６とサブストレート１１との間の
ｐｎ接合部へ阻止方向で電圧印加される。図３に示す実
施例では阻止方向に極性付けされたそのようなｐｎ接合
部は埋込まれた領域１６に対して位置調整してなされた
後面エッチング（ここでは切欠部３１が生ぜしめられる
）に対するエッチングストップとして用いられる。 そのようにして、サブストレート中への強い（厚い）ド
ーピング部の導入及び所定厚さの層のひきつづいての堆
積析出（このときサブストレートと埋め込まれたドーピ
ング部との間の鮮鋭に画定されたｐｎ接合部が形成され
る）により著しく簡単に所定の厚さのダイヤフラムが形
成され得る。領域１７と１８との間にも電圧が次のよう
に印加される、即ち、当該領域間のｐｎ接合部が阻止方
向に極性づけられるように印加される。ひきつづいての
異方性エッチング過程により、領域１７は領域１８のエ
ッチングカットにより所期のようにアンダーカットエッ
チングされ、それにより、半導体支持体１０の表面にパ
ドル（かい状部分）−構造が形成され、このことは図３
−ｃに示してある。
方法プロセスの別の変化形が示してある。図３−ａ中半
導体支持体１０は同様にサブストレート１１と、その上
に被着されたエピタキシー層１３とから形成されている
。サブストレート１１とエピタキシー部１３との間の層
境界には埋込まれたドーピングされた領域１６が設けら
れており、この領域１６は半導体支持体の一方の主表面
から拡散接続部１４により接触接続され得る。サブスト
レート１１、およびその上に被着された層１３並びに埋
込まれた領域１６及び拡散接続部１４から成るそのよう
な構成体は図２−ａ〜ｃに相応してつくられている。 但し図２に示す実施例と異なって、層１３はサブストレ
ート１１のドーピングと逆の導電形のドーピング部を有
する。半導体支持体１０の深さ部分にて当該ｐｎ接合部
がどのように精確に位置付けされ得るかはサブストレー
ト１１のドーピングと、その上に被着された層１３のド
ーピングとの相互間の比に依存する。埋込まれた領域１
６及び拡散接続部１４はエピタキシー層１３と同じ導電
形を有するが、一層より高くドーピングされている。そ
れにより、埋込または領域１６とサブストレート１１と
の間のｐｎ接合部はサブストレート１１と層１３との間
のｐｎ接合部より著しく鮮鋭に画定されている。更に、
埋込まれた領域１６とサブストレート１１との間のｐｎ
接合部はエピタキシー層１３とサブストレート１１との
間のｐｎ接合部より深いところに半導体基体１０中につ
くり込まれている。更に、層１３の表面内に、領域１８
にて、サブストレート１１と同じ導電形のドーピング部
が導入されている。サブストレート１１と同じ導電形の
別のドーピング部は層１３を介してのサブストレート１
１に対する拡散接続部として用いられる。次の方法プロ
セスステップでは領域１７（これは少なくとも部分的に
領域１８と重なる）にて領域１８のドーピングと逆の導
電形のドーピング部が導入される。それにより、領域１
７の部分と、領域１８との間にｐｎ接合部が形成される
。このことを図３−ｂに示してある。拡散接続部１４，
１５を介しては領域１６とサブストレート１１との間の
ｐｎ接合部へ阻止方向で電圧印加される。図３に示す実
施例では阻止方向に極性付けされたそのようなｐｎ接合
部は埋込まれた領域１６に対して位置調整してなされた
後面エッチング（ここでは切欠部３１が生ぜしめられる
）に対するエッチングストップとして用いられる。 そのようにして、サブストレート中への強い（厚い）ド
ーピング部の導入及び所定厚さの層のひきつづいての堆
積析出（このときサブストレートと埋め込まれたドーピ
ング部との間の鮮鋭に画定されたｐｎ接合部が形成され
る）により著しく簡単に所定の厚さのダイヤフラムが形
成され得る。領域１７と１８との間にも電圧が次のよう
に印加される、即ち、当該領域間のｐｎ接合部が阻止方
向に極性づけられるように印加される。ひきつづいての
異方性エッチング過程により、領域１７は領域１８のエ
ッチングカットにより所期のようにアンダーカットエッ
チングされ、それにより、半導体支持体１０の表面にパ
ドル（かい状部分）−構造が形成され、このことは図３
−ｃに示してある。
【００１３】
【発明の効果】本発明によっては半導体支持体と同じ基
本材料から表面マスキング層使用の場合マスキング層に
基づく機械的ひずみが回避され、エッチング溶液に対す
る半導体支持体各部分の不活性化が選択的に作用接続な
いし遮断可能であるという効果が奏される。
本材料から表面マスキング層使用の場合マスキング層に
基づく機械的ひずみが回避され、エッチング溶液に対す
る半導体支持体各部分の不活性化が選択的に作用接続な
いし遮断可能であるという効果が奏される。
【図１】本発明による表面の不働態化の方法の異なる手
法を示す説明図である。
法を示す説明図である。
【図２】本発明による埋込または領域の不働態化の方法
の種々の過程を示す説明図である。
の種々の過程を示す説明図である。
【図３】当該方法の図２とは別の種々の過程を示す説明
図である。
図である。
１０ 半導体支持体
１１ 単結晶半導体サブストレート１２
構造化されたマスキング不働態化層１３ 層 １４ 拡散接続部
構造化されたマスキング不働態化層１３ 層 １４ 拡散接続部
Claims (9)
- 【請求項１】 基本ドーピングを有する単結晶半導体
支持体例えば、（１００）−又は（１１０）−結晶配向
を有するシリコン支持体の構造化方法であって、半導体
支持体の少なくとも１つの主表面は、構造化されたマス
キング層を用いて不活性化（不働態化）され、更にエッ
チング過程にてマスキング層における開口部を介して、
半導体支持体にて異方性エッチングのなされるようにし
た方法において、 − 構造化されたマスキング層（１２）として、半導
体支持体の基本材料から成る構造化された層、例えば単
結晶の当該層は上記の少なくとも１つの主表面へ被着さ
れるようにし、又は上記の少なくとも１つの主表面中へ
のドーピング原子の導入浸透によって上記半導体支持体
にて形成されるようにし、ここにおいて、上記主表面へ
のドーピングを、上記マスキング層（１２）と半導体支
持体（１０）との間にｐ／ｎ接合部の形成されるように
行ない、更に − 上記の構造化されたマスキング層（１２）及び半
導体支持体（１０）のそれぞれ相互に電気的に絶縁され
た領域が接触接続されるようにし、それにより、当該エ
ッチング過程前にマスキング層（１２）の接触接続され
た領域と半導体支持体（１０）との間に電圧を印加する
ようにし、ここにおいて、当該ｐ／ｎ接合部は阻止方向
に極性付けられエッチストップとして用いられるように
したことを特徴とする構造化方法。 - 【請求項２】 上記構造化されたマスキング層（１２
）はガス相から又はドーピングされた表面被覆物からド
ーピング原子の拡散浸透により、又は外部的に加速され
たイオンの形のドーピング原子の衝撃打込により上記の
半導体支持体（１０）の少なくとも１つの主表面にて形
成されるようにした請求項１記載の方法。 - 【請求項３】− 上記の構造化されたマスキング層（
１２）は選択性エピタキシー層として上記の半導体支持
体（１０）の少なくとも１つの主表面の領域上に堆積析
出されるようにした請求項１記載の方法。 - 【請求項４】− 上記のマスキング層（１２）におけ
る開口部は上記の半導体支持体（１０）の結晶配向に関
して所定のように配向付けられ、ここにおいて、異方性
エッチング溶液の使用の際上記マスキング層（１２）の
アンダーカットエッチングの起らないように当該所定の
配向付けはなされるようにした請求項２又は４記載の方
法。 - 【請求項５】 上記のマスキング層（１２）における
開口部を上記半導体支持体（１０）の結晶配向に関して
配向付けする際上記マスキング層（１２）は異方性エッ
チング溶液によりアンダーカットエッチングされて、そ
れにより上記のマスキング層（１２）において振動性の
構造が露出可能であるようにした請求項１から３までの
いずれか１項記載の方法。 - 【請求項６】 基本ドーピングを有する単結晶半導体
支持体例えば、（１００）−又は（１１０）−結晶配向
を有するシリコン支持体の構造化方法であって、半導体
支持体の少なくとも１つの主表面は、構造化されたマス
キング層を用いて不働態化され、更にエッチング過程に
てマスキング層における開口部を介して、半導体支持体
にて異方性エッチングのなされるようにした方法におい
て、上記の半導体支持体（１０）は基本ドーピングの施
された単結晶サブストレート（１１）と、上記サブスト
レート（１１）と同じ基本材料から成る上記サブストレ
ート上に被着された少なくとも１つの単結晶層（１３）
とから形成され、上記単結晶層形成のため、先ず、上記
サブストレート（１１）の少なくとも１つの主表面の一
部のところから出発して、当該サブストレート（１１）
中にドーピング部を導入浸透させ、ここにおいて、上記
のサブストレート（１１）の少なくとも１つの主表面に
て領域（１６）が形成されるようにし、その際、上記領
域（１６）とサブストレート（１１）との間でｐ／ｎ接
合部が形成され、それにひきつづいて、上記のサブスト
レート（１１）の少なくとも１つの主表面上に上記の少
なくとも１つの層（１３）が被着されて、それにより、
上記領域（１６）は半導体支持体（１０）の内部に配置
されるようにし、 − 上記層（１３）内に上記領域（１６）の電気的接
触接続のためドーピング部（１４）が導入され、−
夫々相互に電気的に絶縁された領域（１６）及び半導体
支持体（１０）は電気的に接触接続されて、それにより
エッチング過程前に接触接続された領域（１６）と半導
体支持体（１０）との間に電圧が印加されるようにして
、ここにおいて、当該ｐ／ｎ接合部が阻止方向に極性付
けされ深さエッチングに対するエッチストップとして用
いられるようにしたことを特徴とする構造化方法。 - 【請求項７】 エッチストップ作用を生じさせるため
ｐ／ｎ接合部に印加される電圧は当該層間でｐ／ｎ接合
部の形成される各層のドーピング比に依存して選定され
るようにした請求項１から６までのいずれか１項記載の
方法。 - 【請求項８】 ｐ／ｎ接合部のエッチストップ作用は
選択的にエッチング過程中上記ｐ／ｎ接合部にての電圧
の印加及び遮断により作用接続および遮断可能である請
求項１から７までのいずれか１項記載の方法。 - 【請求項９】 １つ又は複数の領域（１６）を、生じ
させるべきエッチング切欠部（３０）に関連づけて配設
し、ここにおいて、上記領域（１６）は少なくとも部分
的に異方性エッチング溶液によりアンダーカットエッチ
ング可能であってそれにより半導体支持体（１０）の深
さ方向にて振動性の構造（１０）を形成するものである
請求項６から８までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4106933A DE4106933B4 (de) | 1991-03-05 | 1991-03-05 | Strukturierungsverfahren |
| DE4106933.1 | 1991-03-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04318977A true JPH04318977A (ja) | 1992-11-10 |
| JP3320763B2 JP3320763B2 (ja) | 2002-09-03 |
Family
ID=6426483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04517692A Expired - Lifetime JP3320763B2 (ja) | 1991-03-05 | 1992-03-03 | 構造化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5242533A (ja) |
| JP (1) | JP3320763B2 (ja) |
| DE (1) | DE4106933B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078202A (ja) * | 2006-09-19 | 2008-04-03 | Yokogawa Electric Corp | ボロン拡散型単結晶振動子及びその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333560B2 (ja) * | 1992-10-23 | 2002-10-15 | リコーエレメックス株式会社 | シリコン基板のエッチング方法 |
| US5949118A (en) * | 1994-03-14 | 1999-09-07 | Nippondenso Co., Ltd. | Etching method for silicon substrates and semiconductor sensor |
| US5637189A (en) * | 1996-06-25 | 1997-06-10 | Xerox Corporation | Dry etch process control using electrically biased stop junctions |
| US5865938A (en) * | 1996-06-25 | 1999-02-02 | Xerox Corporation | Wafer chuck for inducing an electrical bias across wafer heterojunctions |
| DE19700982A1 (de) * | 1997-01-14 | 1998-07-16 | Siemens Ag | Verfahren zur Bildung von Lochstrukturen in einem Siliziumsubstrat |
| US6284670B1 (en) | 1997-07-23 | 2001-09-04 | Denso Corporation | Method of etching silicon wafer and silicon wafer |
| DE19903380B4 (de) | 1998-02-02 | 2007-10-18 | Denso Corp., Kariya | Halbleitersensoren für eine physikalische Grösse und ihre Herstellungsverfahren |
| JP4238437B2 (ja) | 1999-01-25 | 2009-03-18 | 株式会社デンソー | 半導体力学量センサとその製造方法 |
| US6535318B1 (en) * | 1999-11-12 | 2003-03-18 | Jds Uniphase Corporation | Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same |
| EP1760038B1 (en) * | 2005-09-06 | 2013-06-26 | Infineon Technologies AG | Method for manufacturing a mass-spring system |
| EP1760037A1 (en) * | 2005-09-06 | 2007-03-07 | Infineon Technologies SensoNor AS | Method for manufacturing micromechanical structures. |
| DE102010061795A1 (de) * | 2010-11-23 | 2012-05-24 | Robert Bosch Gmbh | Verfahren zum Erzeugen einer mikromechanischen Membranstruktur und MEMS-Bauelement |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597003A (en) * | 1983-12-01 | 1986-06-24 | Harry E. Aine | Chemical etching of a semiconductive wafer by undercutting an etch stopped layer |
| US4783237A (en) * | 1983-12-01 | 1988-11-08 | Harry E. Aine | Solid state transducer and method of making same |
| JPS60138434A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | 半導体形静電容量式圧力センサの製造方法 |
| US4672354A (en) * | 1985-12-05 | 1987-06-09 | Kulite Semiconductor Products, Inc. | Fabrication of dielectrically isolated fine line semiconductor transducers and apparatus |
| US4922756A (en) * | 1988-06-20 | 1990-05-08 | Triton Technologies, Inc. | Micro-machined accelerometer |
| JPH07104217B2 (ja) * | 1988-05-27 | 1995-11-13 | 横河電機株式会社 | 振動式トランスデューサとその製造方法 |
| US5129983A (en) * | 1991-02-25 | 1992-07-14 | The Charles Stark Draper Laboratory, Inc. | Method of fabrication of large area micromechanical devices |
-
1991
- 1991-03-05 DE DE4106933A patent/DE4106933B4/de not_active Expired - Lifetime
-
1992
- 1992-01-30 US US07/828,033 patent/US5242533A/en not_active Expired - Lifetime
- 1992-03-03 JP JP04517692A patent/JP3320763B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078202A (ja) * | 2006-09-19 | 2008-04-03 | Yokogawa Electric Corp | ボロン拡散型単結晶振動子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4106933B4 (de) | 2004-12-16 |
| JP3320763B2 (ja) | 2002-09-03 |
| DE4106933A1 (de) | 1992-09-10 |
| US5242533A (en) | 1993-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864534B2 (en) | Semiconductor wafer | |
| JPH04318977A (ja) | 構造化方法 | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| JPH0794760A (ja) | 過負荷安全装置を有するマイクロメカニカルセンサの製造方法およびこの種のセンサ | |
| US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| KR102582992B1 (ko) | 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품 | |
| US6555440B1 (en) | Process for fabricating a top side pitted diode device | |
| TW514980B (en) | Method to adjust the structures on a semiconductor-substrate | |
| JPH0714775A (ja) | シリコン支持体にｐｎ接合を製造する方法 | |
| JPS61256739A (ja) | 半導体装置の製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| US6448162B1 (en) | Method for producing schottky diodes | |
| KR20010004046A (ko) | 에스오아이 기판의 제조방법 | |
| JP3230224B2 (ja) | 半導体ダイオード | |
| JPH03203324A (ja) | 半導体装置の製造方法 | |
| KR960006749B1 (ko) | 수직구조 쌍극자 트랜지스터의 제조방법 | |
| JPH02309646A (ja) | 半導体装置の製造方法 | |
| JPH1126835A (ja) | 半導体ホール素子及びその製造方法 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPH04304655A (ja) | 半導体装置およびその製造方法 | |
| JPH02205340A (ja) | 半導体装置の製造方法 | |
| JPH06307955A (ja) | 圧力センサ用ダイヤフラム及びその製造方法 | |
| JP2000077680A (ja) | メサ構造の形成方法並びにこれを用いたメサ構造、及びこれを用いたメサ型ダイアフラム並びに圧力センサ | |
| JPS6392024A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |