JPH04188906A - オフセット補償回路およびそれを用いた増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、増幅器の入力電流を補償するバイアス回路に
係わり、高入力インピーダンスのエミッタホロワ回路や
差動回路等のバイアス回路に関する。

従来の技術 半導体集積回路（以下、ＩＣという）において、種々の
増幅器や信号処理回路が用いられている。

入出力のインピーダンス変換回路として、従来より第６
図のようなエミッタホロワ回路が知られている。

以下に、第６図を参照しながら説明する。

図に示すように、このエミッタホロワ回路は、トランジ
スタ１のエミッタが電流源２に接続されており、ベース
が電源端子３と接地電位との間を抵抗Ｒ１とＲ２で抵抗
分割された電圧を印加されて直流動作の設定が行われる
。そして、交流の入力信号は結合容量４を介して信号源
５からトランジスタ１のへ−スに入力される。出力信号
は出力端６に出力され、入出力間の利得は１である。こ
の増幅回路は、入力インピーダンスが高く、出力インピ
ーダンスが低いという特徴がある。

次に、回路の動作電圧の設定し易さ、温度特性の良好さ
からＩＣに多用される差動回路について説明する。

以下に、第７図を参照しながらバイアス回路および差動
増幅回路の従来例について説明する。

第７図に示すように、従来の差動増幅回路はトランジス
タ７および８のエミッタが互いに結合され、その結合点
に電圧源９が接続される。トランジスタ７および８のコ
レクタにはそれぞれ他端が電源端子３に接続された負荷
抵抗Ｒ５およびＲ６の一端に接続されて差動増幅回路を
構成する。

差動入力端であるトランジスタ７および８のベースは、
電圧＃１０からバイアス用の抵抗Ｒ３およびＲ４を介し
て直流バイアスされる。

この構成で、直流的な動作点が設定され、負荷抵抗Ｒ５
とＲ６および抵抗Ｒ３とＲ４の抵抗値を等しくし、トラ
ンジスタ７と８を同一特性にすれば、差動増幅回路の出
力端１１と１２に等しい直流電圧が出力される。そして
、信号源５の交流電圧が結合容量４を介してトランジス
タ７のベースに入力されると、出力端１１と１２に絶対
値が等しくて逆位相の交流電圧が出力される。出力端１
１および１２の直流的な動作電圧が等しいと、その出力
端に次段の差動増幅回路の入力端を直接接続することが
可能となる。このことは、外部端子の数が限定されるＩ
Ｃにおいて、高利得の増幅回路を構成する上で好都合で
ある。

一般的に、ＩＣ内部に構成される抵抗は、絶対値のバラ
ツキおよび温度係数が大きく、このことは回路の特性バ
ラツキを少なくするという面で不利である。しかしなが
ら、ＩＣの同一チップ内に構成されるトランジスタおよ
び抵抗は、素子の電気的特性やその温度特性の整合性が
良い。このことが素子の相対特性を揃えていればバラン
スの良い電気的特性が得られる差動増幅回路がＩＣに多
用される理由となっている。

発明が解決しようとする課題 しかし、第６図の従来のエミッタホロワ回路では、トラ
ンジスタ１のベース電流ＩＢが抵抗Ｒ１に流れることに
よって、トランジスタ１のベース電位ＶＢが となり、単純にＶｃｃｅＲｌとＲ２で抵抗分割した場合
に対して（−Ｉｅ−Ｒ１）Ｒ２／（ＲＩ＋Ｒ２）のオフ
セット電圧を発生する。第６図の従来例では、高入力イ
ンピーダンスを実現するために、バイアス用の抵抗Ｒ１
およびＲ２を高抵抗にすると、オフセット電圧が大きく
なり、ベース電位が抵抗分割比で単純に決定されない、
トランジスタの直流電流増幅率ｈＦＥの温度変化によっ
てベース電位が温度変化する等の問題が生じる。

本発明の第１の目的は、出力端に接続されるトランジス
タ１のへ−スミ流を相殺し、トランジスタ１のベース電
流が信号源およびバイアス回路に影響しないオフセット
補償回路を提供することにある。

もう一つの従来例である第７図の差動増幅回路に基づい
て高入力インピーダンスの増幅器を構成するとき、動作
点のバランスを維持するには抵抗Ｒ３およびＲ４を同じ
ように高抵抗にしなければならない。この時、信号源５
の内部インピーダンスは一般的に比較的低い値であり、
トランジスタ７のベースに飛来ノイズが混入する心配は
ほとんど無い。しかし、トランジスタ８のベース入力側
は高入力インピーダンスになり、トランジスタ８のベー
スから飛来ノイズが混入しやすくなる。例えば、拡散抵
抗で構成された抵抗Ｒ４の酸化膜上に他の回路ブロック
の配線層を覆わしたり、トランジスタ８のベースと抵抗
Ｒ２を結ぶ配線と他の回路ブロックの配線とが隣接した
りすると、配線間で容量結合や誘導結合が発生し、その
結果、他の回路ブロックの信号か混入するというクロス
トークの問題が発生する。また、抵抗Ｒ４の抵抗値が高
くなると、抵抗から発生する熱雑音が大きくなり、増幅
器のＳＮ比が悪化する。

そこで、このような問題だけを解決するのであれば、第
８図に示すようにトランジスタ８のベースをバイアス用
電圧源１０に直結し、ベース端子を低インピーダンスに
すればよい。しかし、トランジスタ７のベース電流ｒａ
７が抵抗Ｒ３を介してベースに供給されるため、抵抗Ｒ
３の電圧降下が差動対トランジスタ７．８の直流動作電
流１１゜Ｉ２のバランスを崩す原因となる。

ボルツマン定数をＫ、絶対温度をＴ、単位電荷量をｑ、
トランジスタの直流電流増幅率をｈＰＦ！とすると、Ｉ
１と１２の電流比は で表わされ、Ｃ）式より差動対トランジスタ７．８の直
流動作電流の比が、ｈＦＥおよび抵抗Ｒ３の大きさで変
化することが判る。

負荷抵抗Ｒｓ、Ｒ８の値が等しい時、この電流比が１以
外の値になると、負荷抵抗Ｒ５とＲ６の間で端子間電圧
の差が生じる。ある周囲温度に限って言えば、ＩｔとＩ
２の比とＲ５とＲ６の比を逆比例にすれば、入力端にオ
フセット電圧が生じても出力端でオフセット電圧を解消
できる。しかし、ｈＦＥおよび拡散抵抗は大きな温度係
数を有しているため、温度によって出力オフセット電圧
が変化することになり、このようなＲ５とＲ６の抵抗比
でオフセット電圧を調整する手段は根本対策とはならな
い。

差動回路の出力端にオフセット電圧が発生すると、差動
回路の出力端に接続された増幅器１３がその電圧をさら
に増幅することになり、後段増幅器の出力端１４のオフ
セット電圧が大きくなり過ぎて多段直結の増幅器を構成
することが困難となる。

本発明の第２の目的は、バイアス用抵抗が無限大であっ
ても、差動対トランジスタの電流バランスを平衡に保た
れる差動増幅回路のバイヤス手段を提供することである
。

課題を解決するための手段 第１の目的を達成するために本発明のオフセット補償回
路は、ベースに所定の第１のバイアス電圧が印加され、
コレクタが第１の電流源と出力端に接続され、エミッタ
が第２の電流源に接続された第１のトランジスタと、ベ
ースが前記出力端に接続され、エミッタが第３の電流源
に接続された第２のトランジスタから構成される。

第２の目的を達成するために本発明の増幅器は、ベース
に所定の第１のバイアス電圧が印加され、コレクタが第
１の電流源と入力端に接続され、エミッタが第２の電流
源に接続された第１のトランジスタと、ベースが前記入
力端に接続された第２のトランジスタと、エミッタが第
２のトランジスタのエミッタと共通接続され、ベースに
第２のバイヤス電圧が印加された第３のトランジスタを
備え、前記第２．第３のトランジスタが平衡動作時のエ
ミッタ電流と前記第１．第２の電流源の電流が等しく設
定された構成となっている。

作用 第１の構成によって、第１の電流源の電流から第１のト
ランジスタのコレクタ電流を差し引いた電流が、第２の
トランジスタのベースに供給され、前記差し引いた電流
と第２のトランジスタのベース電流が均衡することによ
って、増幅器の入力インピーダンスが高くでき、第２の
トランジスタにベースバイアスを与える手段に影響しな
いオフセット補償回路が実現できる。

第２の構成によって、第１の電流源の電流から第１のト
ランジスタのコレクタ電流を差し引いた電流が、第２の
トランジスタのベースに供給され、第２．第３のトラン
ジスタからなる差動対トランジスタが平衡状態となる条
件で、前記差し引いた電流と第２のトランジスタのベー
ス電流が均衡し、第２のトランジスタのベース電位が第
２のバイアス電源の電圧と等しくなり、特にバイアス用
抵抗を必要としない差動増幅回路が実現できる。

実施例 第１図を参照しながら第１の実施例について説明する。

第１の実施例の目的は、増幅器用のトランジスタのベー
ス電流を相殺して、増幅器の入力インピーダンスを高く
し、ベースに与えるバイアス手段にベース電流を流さな
いオフセット補償回路を提供することにある。

第１図に示すように、第１の実施例は、電源電圧ＶＣＣ
と接地電位間を抵抗Ｒ１およびＲ２によって抵抗分割し
て増幅器用のトランジスタ１のベースにバイアス電圧を
与えるバイアス回路と、トランジスタ１のエミッタに第
３の電流源２と出力端６が接続されたエミッタホロワ回
路と、ベースが第１の電圧源１５に接続され、コレクタ
がトランジスタ１のベースと第１の電流源１６に接続さ
れ、エミッタに第２の電流源１７に接続された第１のト
ランジスタ１８によるオフセット補償回路とによって構
成される。

第１の実施例の動作について説明する。

このような回路構成全体としては入出力のインピーダン
ス変換器として機能し、入力信号はトランジスタ１のへ
−スに接続された結合容量４を介して信号源５から入力
され、出力端６に利得１て低インピーダンスで出力され
る。

第１の電流源１６、第２の電流源１７、第３の電流源２
の電流値を全て等しくし、第１のトランジスタ１８と第
２のトランジスタ１に整合性の良いトランジスタを選択
すると、第１の電流源１６の電流から第１のトランジス
タ１８のコレクタ電流を差し引いた電流の値が、トラン
ジスタ１８のへ−スミ流の値に対応し、その電流がオフ
セットの補償電流となる。そして、第２のトランジスタ
１のベース電流は前記補償電流によって補給されるため
、抵抗Ｒ１，Ｒ２から成るバイアス回路からトランジス
タ１のベースに電流を供給する必要性がなくなる。すな
わち、バイアス回路はトランジスタ１のベースに電圧を
与えるだけで良く、抵抗Ｒ１およびＲ２が高抵抗であっ
ても、トランジスタ１のベースのバイアス電圧が抵抗分
割比で決定することができ、トランジスタのｈＦＥの温
度変化によってバイアス電圧が変化することが無くなり
、高入力インピーダンスのエミッタホロワ回路の回路設
計が容易になる。

なお、ＩＣ内部に整合性の良いトランジスタを形成する
手段としては、トランジスタの形状を大きくし、同一形
状のものを、同一方向に、近接して配置する手段が有る
ことは従来より知られている。また、バイアス回路は、
固定電圧源から一本の抵抗を介してトランジスタ１のベ
ースに印加する手段であっても同様の効果が得られる（
図示せず）。

また、増幅器としてエミッタホロワ回路を用いて説明し
たが、トランジスタ１のエミッタと接地電位間にコンデ
ンサを付加し、コレクタに負荷抵抗を付加してコレクタ
から出力信号を取出すような増幅器であっても同様の効
果が得られる（図示せず）。

次に第２図を参照しながら第２の実施例について説明す
る。

第２の実施例の目的は、本発明のオフセット補償回路に
よって第２のトランジスタのベース電流を相殺し、ホー
ルド電圧の変動が少ないサンプルホールド回路を提供す
ることにある。

第２図は、第１図と同一機能の部分に同一番号を付して
いる。第２図に示すように、第２の実施例は、トランジ
スタ１のエミッタに第３の電流源２と出力端６が接続さ
れたエミッタホロワ回路と、ベースが第１の電圧源１５
に接続され、コレクタがトランジスタ１のへ−スと第１
の電圧源１６に接続され、エミッタに第２の電流源１７
に接続された第１のトランジスタ１８によるオフセット
補償回路と、第２のトランジスタ１のベースと接地電位
間に接続される容量２０による保持回路と、信号源５と
トランジスタ１のベースの間に接続されたスイッチ手段
１９により構成される。スイッチ手段は、リレーのよう
な機械的なスイッチ、またはＭＯ５型トランジスタ、バ
イポーラトランジスタのような電子的なスイッチのどち
らを用いてもよい。

第２の実施例の動作について説明する。

このような構成のサンプルホールド回路は、スイッチ手
段１９が閉じている時、容量２０に蓄積される電荷は信
号源５の電圧に応じて充放電し、エミッタホロワ用のト
ランジスタ１は、ベースに印加される信号＃５の電圧に
応して動作し、信号源５の電圧からベース・エミッタ間
電圧（以下ＶＢＥという）だけシフトした電圧を出力端
に出力する。

制御信号によってスイッチ手段１９が開放され時は、エ
ミッタホロワ回路の出力端６は容量２０に保持された電
圧からＶＢＥだけシフトした電圧を出力する。この時、
容量２０から電荷が抜ける電流経路があると、保持電圧
が一定に保つことができない。トランジスタ１が導通状
態を維持するにはベース電流の供給が必要であるが、こ
のベース電流はオフセット補償回路から補給されるため
、容量２０の電荷の移動を防止でき、一定の電圧が保持
できる好適なサンプルホールド回路が実現できる。

次に第３図を参照しながら第３の実施例について説明す
る。

第３の実施例の目的は、本発明のオフセット補償回路に
よって第２のトランジスタのベース電流を相殺し、入力
バイアス抵抗を用いな（ても差動対トランジスタの直流
動作電流のバランスが保たれ、入力オフセット電圧が発
生しない差動増幅回路を提供することにある。

第３図は、従来例の第８図および第１．第２の実施例の
第１図、第２図と同一箇所が同一番号で付与されている
。

第３図に示すように、第３の実施例は、コレクタが第１
の電流源１６と差動回路の一方のトランジスタ７のベー
スに接続され、ベースが第１の電圧源１５に接続され、
エミッタが第２の電流源１７に接続された第１のトラン
ジスタ１８によるオフセット補償回路と、ベースが第２
の電圧源１０に接続された第３のトランジスタ８と前記
第２のトランジスタ７のエミッタが共通接続され、その
共通接続点に電流源９が接続され、前記第２．第３のト
ランジスタのコレクタに負荷抵抗Ｒ５，Ｒｓがそれぞれ
接続された差動回路により構成される。

このように構成において、差動回路が平衡状態にある直
流動作時の第２のトランジスタ７のエミッタ電流の電流
値と、第１の電流源１６および第２の電流源１７の電流
値を等しく設定すれば、差動対のトランジスタ７．８が
平衡状態を保つのに必要なトランジスタ７のへ−スミ流
はオフセット補償回路から補給され、トランジスタ７．
８のベース・エミッタ間電圧が等しい状態になるために
トランジスタ７のベース電位は電圧＃１０の電圧と等し
くなる。言い換えれば、電流源９の電流値を第１．第２
の電流源１６．１７の電流値の２倍にすれば、入力オフ
セット電圧がない差動回路が構成できる。

トランジスタ７のベースバイアスは、オフセット補償回
路によってなされるために、第７図、第８図に示す従来
例のように、電圧源１０とトランジスタ７のベース間の
バイアス用の抵抗Ｒ３が特に必要とされない。トランジ
スタ７．８のエミッタ抵抗をｒ　ｅ７　＋　ｒ　ｅ８と
すると、差動回路の入力インピーダンスは（ｒｅ７＋　
ｒｅｓ）　（ｈｐｇ＋　１　）／／　Ｒ３で表わされる
が、第３の実施例では抵抗Ｒ３を特に必要としない事と
、トランジスタ８のベースが電圧源１０に接続されるこ
とにより低インピーダンスになっていることから、高入
力インピーダンスでオフセット電圧がなく、飛来ノイズ
やクロストークの影響を受けにくい差動回路が実現でき
る。

電圧源１５の電圧は、信号源５の入力信号レヘルと電圧
源１０の電圧との兼合いで決定されるが、トランジスタ
１８が飽和状態にならないように留意して、所定の値に
設定する。このような差動回路は、負荷抵抗Ｒ５，Ｒｒ
、を同一抵抗値にし、トランジスタ７．８のコレクタに
次段の差動回路１３の入力端を接続すれば多段直結の差
動回路が構成される。

次に、第４図を参照しながら第４の実施例について説明
する。

第４図は、差動回路の出力形態が異なるが、第３図の差
動回路の入力バイアスの手段を具体化した具体例であり
、第３図と同一箇所が同一番号で付与されている。

第４の実施例の差動回路は、トランジスタ２１〜２４の
へ−スを共通接続した端子２５に固定電圧を加え、それ
ぞれのエミッタに接続された抵抗Ｒ７〜ＲＩＯによって
各コレクタ電流を設定する。

第１の電流源１６は、トランジスタ２４と、そのコレク
タ電流をカレントミラーする逆極性のトランジスタ２６
，２７．２Ｂから成るカレントミラー回路とで構成する
。そして、第２の電流源１７はトランジスタ２３で構成
し、電流源９はトランジスタ２１と２２を並列接続して
構成する。そして、差動回路３１は、差動対トランジス
タ７．８のエミッタの共通接続点がトランジスタ２１．
２２のコレクタに接続され、トランジスタ７のベースが
オフセット補償回路の出力端に接続され、トランジスタ
８のベースが第２の電圧源１０にバイアスされ、トラン
ジスタ７のコレクタ電流がトランジスタ２９．３０より
成るカレントミラー回路でミラーされ、その出力端であ
るトランジスタ３０のコレクタがトランジスタ８のコレ
クタに接続されて構成される。オフセット補償回路３２
は、ベースが第１の電圧源に接続され、コレクタが第１
の電流源であるトランジスタ２７のコレクタと差動回路
３１の入力端に接続され、エミッタが第２の電流源であ
るトランジスタ２３のコレクタに接続れたトランジスタ
１８によって構成される。７以上述べたように、第４の
実施例は差動回路３１とオフセット補償回路３２で構成
される。

この構成において、トランジスタ２１〜２４が同一特性
とし、抵抗Ｒ７〜ＲＩＯが同一抵抗値のものとし、差動
対トランジスタ７．８と第１のトランジスタ１８が同一
特性であって、訂記カレントミラー回路のミラー比が１
で、差動対トランジスタ７．８のアクティブ・ロードと
なるトランジスタ２９．３０のミラー比が１であるもの
とする。

このように回路条件に設定すると、回路動作を考える上
で楽であり、回路設計やマスク設計が容易になる。例え
ば、第４図に示す差動回路３１は、負荷がアクティブロ
ードになっているため、トランジスタ７のコレクタ電流
がトランジスタ８のコレクタに流れ込み、アクティブロ
ードのミラー比によって差動対トランジスタ７．８の動
作電流が変化し、そのミラー比の変化が入力オフセット
電圧に影響する。そこで、アクティブロードのミラー比
が１以外の時、差動対トランジスタ７．８のエミツタ面
積比をアクティブロードのミラー比に合せて、差動対ト
ランジスタ７．８の飽和電流Ｉｓの比をミラー比に合せ
込むことによって、差動回路の入力または出力のオフセ
ット電圧を調整する手段がある。しかし、この手段をＩ
Ｃに適用した場合、トランジスタの形状が異なることに
よって拡散プロフィールが変化し、バラツキの大きさが
トランジスタの大きさによって変化することになり、回
路特性のバラツキを押さえることが困難になる。

ＩＣ内に形成される素子間で整合性を持たせる場合は、
素子がトランジスタであっても、抵抗であっても、同一
形状にし、同一方向に配置し、整合性を持たせる素子同
志を近接し、素子形状を大きくする等の配慮を行えば、
容易に整合性が保たれる。しかし、これらの手段は素子
特性の相対バラツキをできる限りゼロに近づける手段で
あって、素子の相対バラツキをゼロにはできないと言っ
てもよい。

第２の電圧源１０と第２のトランジスタ７のベースに接
続された抵抗Ｒ１３は、第３の実施例で説明したように
オフセット補償回路３２および差動回路３１が理想的に
設計されていれば特に必要の無いものである。しかし、
素子の相対バラツキによって、トランジスタ２７とトラ
ンジスタ２３が電流が少し不平衡になっても、余分な電
流が抵抗Ｒ＋３を介して電圧源１０に迂回して流れ、抵
抗Ｒ＋３はオフセット電圧のバラツキを小さくする役目
を果たすことができる。

第４図の差動回路の出力手段は、アクティブロードの出
力トランジスタ３０と差動対トランジスタ８のコレクタ
同志の接続点と、電圧源３３との間に接続された抵抗Ｒ
＋４が、差動回路の負荷抵抗となり、抵抗Ｒ＋４の両端
に交流電圧が出力される。そして、この回路の特色は、
電圧源３３の電圧を任意に選ぶことによって、出力端３
４に接続される増幅器の動作点に合せ込みができること
である。

最後に、第５図を参照しながら第５の実施例について説
明する。

第５の実施例の目的は、本発明のオフセット補償回路で
初段差動回路の入力電流の補償を行い、入力バイアス抵
抗を用いなくても差動回路の電流バランスを保ち、次段
の差動回路の入力直流電圧が任意に設定できる多段直結
差動増幅回路を提供することにある。

第５図は、第４図の実施例、第８図の従来例と同一箇所
には同一番号が付与されている。

第５の実施例の差動回路は、トランジスタ２１〜２４と
トランジスタ３５のへ−スを共通接続した端子２５に固
定電圧を加え、そのエミッタに接続される抵抗Ｒ７〜Ｒ
ＩＧとＲ＋５を同一抵抗値に設定し、トランジスタ２１
〜２４と３５のそれぞれが同一電流を発生する電流源を
構成する。トランジスタ２４のコレクタは、逆極性のト
ランジスタ２６゜２８で構成されるカレントミラーの入
力手段に接続され、ダイオード電圧を発生させる逆極性
のトランジスタ２６のベースに逆極性のトランジスタ２
７．３６．３７．３８のベースを共通接続し、入力手段
のトランジスタ２６およびそれらのトランジスタエミッ
タに接続される抵抗Ｒ１１，ＲＩ２゜ＲＩＧ〜Ｒ１８を
同一抵抗値とし、トランジスタ２７゜３６．３７．３８
が同一電流を発生する電流源を構成する。オフセット補
償回路３２は、第１の電流源であるトランジスタ２７の
コレクタが第１のトランジスタ１８のコレクタに接続さ
れ、第２の電流源であるトランジスタ２３のコレクタが
トランジスタ１８のエミッタに接続され、トランジスタ
１８０ベースが第２の電圧源１０に接続されて構成され
る。初段の差動回路３９は、ベースがオフセット補償回
路の出力端であるトランジスタ１８のコレクタに接続さ
れたトランジスタ７と、ベースが第２の電圧源１０に接
続されたトランジスタ８とのエミッタ間を抵抗ＲＩ９で
接続し、トランジスタ７．８のエミッタにトランジスタ
２１．２２のコレクタを接続し、トランジスタ８のコレ
クタに第３の電圧源３３にバイアスされた抵抗１４の一
端と第４の電流源であるトランジスタ３６のコレクタに
接続されて構成される。次段の差動回路４０は、エミッ
タが抵抗Ｒ，２０で結合された差動対トランジスタ４１
．４２のベースが抵抗Ｒ＋４の両端にそれぞれ接続され
る。以上のように、第５の実施例は、オフセット補償回
路３２と、初段の差動回路３９と、次段の差動回路４０
によって構成された多段直結の差動回路である。

このような構成の回路動作について説明する。

第３の実施例で説明したように、初段の差動回路３９は
、トランジスタ２１，２２．２３．２７のコレクタ電流
が等しく設定されていれば、オフセット補償回路３２の
出力端からトランジスタ７のベース電流が補給され、第
２の電圧源１０の電圧と等しい電位にバイアスされる。

したがって、トランジスタ７のベースと第２の電圧源１
０との間に抵抗を付加してベースバイアスを加える必要
が無いため、差動回路の人力インピーダンスが大きくで
きる。また、トランジスタ７のベースに接続される信号
源５の内部インピーダンスが小さく、トランジスタ８の
ベースに接続される電圧源１０の内部インピーダンスも
小さいために、この差動回路３９は隣接する他の信号ラ
インから信号が誘導して混入する危険性が少ない利点が
ある。

トランジスタ８の負荷インピーダンスは、トランジスタ
３６のコレクタが高インピーダンスであるため、次段の
差動回路４０の入力インピーダンスと抵抗Ｒ＋４の並列
抵抗で考えれば良い。しかし、差動回路４０の入力イン
ピーダンスはｈＰＥ−Ｒ２゜となるため、トランジスタ
８の負荷インピーダンスは抵抗Ｒ２Ｇとほぼ等しいと考
えれば良い。

初段の差動回路３９は、結合容量４を介して信号源５の
入力信号が印加されると、（Ｒ＋４／ＲＩ９）倍された
交流信号が抵抗Ｒ＋４の両端に出力される。

出力電圧の直流成分は、電圧源３３の電圧によって決定
され、トランジスタ８および３６が飽和しない範囲であ
れば任意に設定することができ、初段の差動回路の動作
点に合せるのに都合が良い。

例えば、初段の差動回路の出力端４３をＶｃｃ／２を中
心に電源電圧Ｖｃｃに近い値の振幅を出力しようとした
場合、電昆源４４をＶｃｃ／２の値に設定し、電圧源３
３をＶＣＣに近づけて設定すれば良いわけである。

第５の実施例では、第１の電圧源と第２の電圧源を共用
化して、電圧源１０に第１のトランジスタ１８のベース
を接続している。これは、多段直結の差動回路を適用さ
れる場合は、トータルの利得が大きくなるため、入力信
号レベルが小さく、そのレベルが数十ｍＶ以下であるこ
とが一般的であるから、トランジスタ１８が飽和する心
配がないのでこのような構成でもかまわない。

なお、第５の実施例において、次段の差動回路が初段と
逆極性のトランジスタで構成されているが、次段の差動
回路の入力においても初段と同じようにトランジスタ４
１のベース電流が抵抗ＲＩ４に流れ込むことによってオ
フセット電圧を発生する。しかし、初段の入力に換算す
ると初段の差動回路の利得分の１で考えられるので、初
段の入力オフセット補償さえできていればあまり問題に
なることはない。

しかし、多段直結差動増幅回路全体のオフセットを補償
するには、次段増幅器にもそれを構成するトランジスタ
と同一型のトランジスタで構成されたオフセット補償回
路を付加するとさらに改善されることは言うまでもない
。

発明の効果 以上のように本発明によれば、第１の電流源１６の電流
から第１のトランジスタ１８のコレクタ電流を差し引い
た電流が、第２のトランジスタ１のベースに供給され、
前記差し引いた電流と第２のトランジスタのベース電流
が均衡することによって、増幅器の入力インピーダンス
が高くでき、第２のトランジスタに電圧を印加するバイ
アス手段があれば、例えばそのバイアス手段が電流供給
能力がな（でも動作する増幅器が実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるオフセット補償
回路およびそれを用いたエミッタホロワ回路の回路図、
第２図は本発明の第２の実施例におけるオフセット補償
回路およびそれを用いたサンプルホールド回路の回路図
、第３図はオフセット補償回路およびそれを用いた差動
増幅回路の回路図、第４図、第５図は第３図の具体例の
回路図、第６図は従来のエミッタホロワ回路の回路図、
第７図、第８図は従来の差動増幅回路の回路図。 １．１８・・・・・・トランジスタ、２，１６．１７・
・・・・・電流源、３・・・・・・電源端子、４・・・
・・・結合容量、５・・・・・・信号源、１５・・・・
・・電圧源、１９・旧・・スイッチ手段、２０・・・・
・・容量。 代理人の氏名　弁理士小鍜治明　はが２名第　１　図 第２図 ＩＱ−−−スイ・７千手段 、ご−−一容　！ 第３図 Ｌ′）　　　　　　　　　　　　　　　　　＋　　６第
６図 ！−トラフ〜・スｑ　　５−　信号芹 ２、−電漉源　　　　６−比つ嶋 Ｊ−’ｔ　−り１（ｆ６子　　Ｒ）、Ｒｚ−ＩＥ、　　
１１号Ｌ４−　話合容量 第７図 第８図

Claims (4)

【特許請求の範囲】
1. （１）ベースに所定の第１のバイアス電圧が印加され、
   コレクタが第１の電流源と出力端に接続され、エミッタ
   が第２の電流源に接続された第１のトランジスタと、ベ
   ースが前記出力端に接続され、エミッタが第３の電流源
   に接続された第２のトランジスタを備えたオフセット補
   償回路。
2. （２）ベースに所定の第１のバイアス電圧が印加され、
   コレクタが第１の電流源と入力端に接続され、エミッタ
   が第２の電流源に接続された第１のトランジスタと、ベ
   ースが前記入力端に接続された増幅用の第２のトランジ
   スタを備え、前記第１および第２の電流源の電流が前記
   第２のトランジスタの直流動作エミッタ電流と等しく設
   定されたことを特徴とする増幅器。
3. （３）エミッタが第２のトランジスタのエミッタと共通
   接続され、ベースに第２のバイアス電圧が印加された第
   ３のトランジスタを備えた特許請求の範囲第２項記載の
   増幅器。
4. （４）第３のトランジスタのコレクタが第４の電流源と
   、第３のバイアス電圧に接続された負荷抵抗の一端に接
   続され、第４の電流源が第２のトランジスタの直流動作
   エミッタ電流と等しく設定されたことを特徴とする特許
   請求の範囲第３項記載の増幅器。