JPH04188931A - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPH04188931A JPH04188931A JP31703990A JP31703990A JPH04188931A JP H04188931 A JPH04188931 A JP H04188931A JP 31703990 A JP31703990 A JP 31703990A JP 31703990 A JP31703990 A JP 31703990A JP H04188931 A JPH04188931 A JP H04188931A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- line
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims description 22
- 238000003079 width control Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ラインドライバ回路に関し、特に伝送路にデ
ータ信号を送出するラインドライバ回路に関するもので
ある。
ータ信号を送出するラインドライバ回路に関するもので
ある。
従来のラインドライバ回路では、第２図で示すように、
符号器２０と、ドライバ２１と、出力トランス２２とを
備えていた。クロック信号とデータ信号とを符号器２０
に入力して符号化さ゛れた伝送路信号に変換し、ドライ
バ２１．出力トランス２２を介してラインに出力してい
た。
符号器２０と、ドライバ２１と、出力トランス２２とを
備えていた。クロック信号とデータ信号とを符号器２０
に入力して符号化さ゛れた伝送路信号に変換し、ドライ
バ２１．出力トランス２２を介してラインに出力してい
た。
上述した従来のラインドライバ回路では、ラインに出力
されるパルスのパルス幅が、クロック信号による変動又
はドライバ回路のバラツキ、温度特性、経時特性による
変動をするという問題点があった。
されるパルスのパルス幅が、クロック信号による変動又
はドライバ回路のバラツキ、温度特性、経時特性による
変動をするという問題点があった。
本発明の目的は、上記問題点を解消し、ラインに出力さ
れるパルスのパルス幅が、ドライバ回路のバラツキ、温
度特性、経時特性による変動及び入力されたクロック信
号による変動をすることのないラインドライバ回路を提
供することにある。
れるパルスのパルス幅が、ドライバ回路のバラツキ、温
度特性、経時特性による変動及び入力されたクロック信
号による変動をすることのないラインドライバ回路を提
供することにある。
本発明は、データ信号とクロック信号とを基に、伝送路
符号に変換する符号器と、前記伝送路符号の信号を出力
トランスを介してラインに出力するドライバとを備える
ラインドライバ回路において、前記ラインに出力された
信号をモニタしてパルス幅を検出し、この検出結果を基
に、前記クロック信号のパルス幅を最適値に制御したタ
ロツク信号を前記符号器に送出するパルス幅検出制御部
とを備えることを特徴とする。
符号に変換する符号器と、前記伝送路符号の信号を出力
トランスを介してラインに出力するドライバとを備える
ラインドライバ回路において、前記ラインに出力された
信号をモニタしてパルス幅を検出し、この検出結果を基
に、前記クロック信号のパルス幅を最適値に制御したタ
ロツク信号を前記符号器に送出するパルス幅検出制御部
とを備えることを特徴とする。
また、本発明は、データ信号とクロック信号とを基に、
伝送路符号に変換する符号器と、前記伝送路符号の信号
を出力トランスを介してラインに出力するドライバとを
備えるラインドライバ回路において、 前Ｊ己うインに出力された信号をモニタするバッファと
、 このバッファの出力信号から、パルス幅を検出するパル
ス幅検出回路と、このパルス幅検出回路の信号を基に、
入力された前記クロック信号のパルス幅を最適値に制御
したクロック信号を前記符号器に送出するパルス幅制御
回路とを備えることを特徴とする。
伝送路符号に変換する符号器と、前記伝送路符号の信号
を出力トランスを介してラインに出力するドライバとを
備えるラインドライバ回路において、 前Ｊ己うインに出力された信号をモニタするバッファと
、 このバッファの出力信号から、パルス幅を検出するパル
ス幅検出回路と、このパルス幅検出回路の信号を基に、
入力された前記クロック信号のパルス幅を最適値に制御
したクロック信号を前記符号器に送出するパルス幅制御
回路とを備えることを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は、本発明の一実施例を示す回路ブロック図であ
る。
る。
このラインドライバ回路は、符号器１と、ドライバ２と
、出力トランス３と、パルス幅検出制御部５とを備え、
パルス幅検出制御部５は、パルス幅制御回路６と、パル
ス幅検出回路７と、バッファ８とを備えている。
、出力トランス３と、パルス幅検出制御部５とを備え、
パルス幅検出制御部５は、パルス幅制御回路６と、パル
ス幅検出回路７と、バッファ８とを備えている。
パルス幅検出制御部５のパルス幅制御回路６は、予め定
められたパルス幅のクロック信号を入力する。また、パ
ルス幅検出回路７とも接続され、パルス幅検出回路７か
らの信号を基に、クロック信号入力端子から入力された
クロック信号のパルス幅を最適な値になるよう制御する
。
められたパルス幅のクロック信号を入力する。また、パ
ルス幅検出回路７とも接続され、パルス幅検出回路７か
らの信号を基に、クロック信号入力端子から入力された
クロック信号のパルス幅を最適な値になるよう制御する
。
符号器１は、データ信号及びパルス幅制御回路６からの
クロック信号を入力し、伝送路符号に変換する。
クロック信号を入力し、伝送路符号に変換する。
ドライバ２は、符号器１からの信号を出力トランス３を
介してラインに出力する。
介してラインに出力する。
バッファ８は、ラインに出力された信号をモニタして、
パルス幅検出回路７に送出する。
パルス幅検出回路７に送出する。
パルス幅検出図Ｎ７は、バッファ８からの信号からパル
ス幅を検出し、電圧、符号等の信号に変換して、パルス
幅制御回路６に送出する。
ス幅を検出し、電圧、符号等の信号に変換して、パルス
幅制御回路６に送出する。
次に、本実施例の動作について説明する。ドライバ２．
出力トランス３を介してラインに出力された信号は、バ
ッファ８でモニタされる。パルス幅検出回路７は、バッ
ファ８を介してラインに出力されたパルスのパルス幅を
検出し、電圧、符号等の信号に変換する。この信号によ
り、パルス幅制御回路６は、クロック信号のパルス幅を
制御し、ドライバ２の出力のパルス幅を最適値になるよ
うに調整する。符号器１は、そのパルス幅を制御された
クロックと、入力されたデータを基に、伝送路符号に変
換し、ドライバ２．出力トランス３を介してラインに出
力する。
出力トランス３を介してラインに出力された信号は、バ
ッファ８でモニタされる。パルス幅検出回路７は、バッ
ファ８を介してラインに出力されたパルスのパルス幅を
検出し、電圧、符号等の信号に変換する。この信号によ
り、パルス幅制御回路６は、クロック信号のパルス幅を
制御し、ドライバ２の出力のパルス幅を最適値になるよ
うに調整する。符号器１は、そのパルス幅を制御された
クロックと、入力されたデータを基に、伝送路符号に変
換し、ドライバ２．出力トランス３を介してラインに出
力する。
以上説明したように本発明のラインドライバ回路は、ラ
インに出力される波形をモニタするバッファと、このバ
ッファのバッファ出力からラインに出力される波形のパ
ルス幅を検出するパルス幅検出回路と、パルス幅検出回
路出力によりクロック信号のパルス幅を制御するパルス
幅制御回路と、このパルス幅制御回路によりパルス幅を
最適値に制御されたクロック信号と入力されたデータ信
号とを基に伝送路符号に変換する符号器と、符号器の出
力信号を出力トランスを介してラインに出力するドライ
バとを備えており、クロック信号のパルス幅を最適値に
制御することができる。
インに出力される波形をモニタするバッファと、このバ
ッファのバッファ出力からラインに出力される波形のパ
ルス幅を検出するパルス幅検出回路と、パルス幅検出回
路出力によりクロック信号のパルス幅を制御するパルス
幅制御回路と、このパルス幅制御回路によりパルス幅を
最適値に制御されたクロック信号と入力されたデータ信
号とを基に伝送路符号に変換する符号器と、符号器の出
力信号を出力トランスを介してラインに出力するドライ
バとを備えており、クロック信号のパルス幅を最適値に
制御することができる。
以上説明したように本発明は、入力されるクロック信号
のパルス幅を最適値に制御することにより、クロック信
号のデユーティ変化、ドライバ回路のバラツキ、温度特
性等によるライン出力されるパルスのパルス幅変化を低
減できるという効果がある。
のパルス幅を最適値に制御することにより、クロック信
号のデユーティ変化、ドライバ回路のバラツキ、温度特
性等によるライン出力されるパルスのパルス幅変化を低
減できるという効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、従来の技術であるラインドライバ回路の一例を示す
ブロック図である。 １・・・・・符号器 ２・・・・・ドライバ ３・・・・・出力トランス ５・・・・・パルス幅検出制御部 ６・・・・・パルス幅制御回路 ７・・・・・パルス幅検出回路 ８・・・・・バッファ 第１図 銚２図
は、従来の技術であるラインドライバ回路の一例を示す
ブロック図である。 １・・・・・符号器 ２・・・・・ドライバ ３・・・・・出力トランス ５・・・・・パルス幅検出制御部 ６・・・・・パルス幅制御回路 ７・・・・・パルス幅検出回路 ８・・・・・バッファ 第１図 銚２図
Claims (2)
- （１）データ信号とクロック信号とを基に、伝送路符号
に変換する符号器と、前記伝送路符号の信号を出力トラ
ンスを介してラインに出力するドライバとを備えるライ
ンドライバ回路において、前記ラインに出力された信号
をモニタしてパルス幅を検出し、この検出結果を基に、
前記クロック信号のパルス幅を最適値に制御したクロッ
ク信号を前記符号器に送出するパルス幅検出制御部とを
備えることを特徴とするラインドライバ回路。 - （２）データ信号とクロック信号とを基に、伝送路符号
に変換する符号器と、前記伝送路符号の信号を出力トラ
ンスを介してラインに出力するドライバとを備えるライ
ンドライバ回路において、前記ラインに出力された信号
をモニタするバッファと、 このバッファの出力信号から、パルス幅を検出するパル
ス幅検出回路と、このパルス幅検出回路の信号を基に、
入力された前記クロック信号のパルス幅を最適値に制御
したクロック信号を前記符号器に送出するパルス幅制御
回路とを備えることを特徴とするラインドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31703990A JPH04188931A (ja) | 1990-11-21 | 1990-11-21 | ラインドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31703990A JPH04188931A (ja) | 1990-11-21 | 1990-11-21 | ラインドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188931A true JPH04188931A (ja) | 1992-07-07 |
Family
ID=18083737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31703990A Pending JPH04188931A (ja) | 1990-11-21 | 1990-11-21 | ラインドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427461A (en) * | 1992-08-31 | 1995-06-27 | Canon Kabushiki Kaisha | Serial printer with carriage position control |
| JP2019129350A (ja) * | 2018-01-22 | 2019-08-01 | 株式会社ソシオネクスト | 送信回路及び集積回路 |
-
1990
- 1990-11-21 JP JP31703990A patent/JPH04188931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427461A (en) * | 1992-08-31 | 1995-06-27 | Canon Kabushiki Kaisha | Serial printer with carriage position control |
| JP2019129350A (ja) * | 2018-01-22 | 2019-08-01 | 株式会社ソシオネクスト | 送信回路及び集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735174B2 (ja) | ２線式通信方法 | |
| US6140940A (en) | Assembly for signal transfer between a transmitter location and a receiver location | |
| EP1359487A3 (en) | System and method of operation of a digital mass flow | |
| JPH04188931A (ja) | ラインドライバ回路 | |
| WO2002027904A3 (en) | Controller for switch-mode circuitry | |
| EP0779640A3 (de) | Busfähiger Verstärkerbaustein für Antriebsanordnungen elektromagnetischer Schaltgeräte | |
| WO2003015278A3 (de) | Vorrichtung zur ansteuerung eines schaltelements und zugehöriges betriebsverfahren | |
| KR0150701B1 (ko) | 밧데리구동티브이의화면밝기조절장치와조절방법 | |
| JPH04322161A (ja) | スイッチングレギュレータ制御方式 | |
| JP2516168B2 (ja) | 積分時間制御形デジタル積分回路 | |
| SU1663755A2 (ru) | Устройство автоматической стабилизации мощности | |
| JP2001358572A (ja) | 信号線制御方式 | |
| JPH0870490A (ja) | 赤外線ワイヤレスリモコン信号の受信方法 | |
| US20030030418A1 (en) | Regulator system for controlling output voltage and method of controlling the same | |
| WO2005084197A3 (en) | Analytical response circuit interrupter | |
| JPS62268397A (ja) | ステツピングモ−タ駆動装置 | |
| JP3166141B2 (ja) | インターフエイス回路 | |
| JPS6321698A (ja) | ブザ−音量調節装置 | |
| TW368606B (en) | Loop control detection circuit and method for detecting current feedback | |
| WO2003003565A3 (en) | A transmitter control circuit | |
| JPH03180000A (ja) | 赤外線リモコンの受信回路 | |
| JPS6327086A (ja) | 半導体レ−ザ出力制御装置 | |
| KR920001441A (ko) | Dfg타입의 opg 제어방법 | |
| JPH1155940A (ja) | チョッパ制御回路 | |
| JPS63197206A (ja) | 電流制御回路 |