JPH04190456A - Lsiにおける消費電力算出装置 - Google Patents

Lsiにおける消費電力算出装置

Info

Publication number
JPH04190456A
JPH04190456A JP2321657A JP32165790A JPH04190456A JP H04190456 A JPH04190456 A JP H04190456A JP 2321657 A JP2321657 A JP 2321657A JP 32165790 A JP32165790 A JP 32165790A JP H04190456 A JPH04190456 A JP H04190456A
Authority
JP
Japan
Prior art keywords
circuit
information
power consumption
lsi
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2321657A
Other languages
English (en)
Inventor
Yasuo Jinbo
神保 安男
Takahiro Shimizu
隆広 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2321657A priority Critical patent/JPH04190456A/ja
Publication of JPH04190456A publication Critical patent/JPH04190456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIにおける消費電力算出装置、特に、LS
Iのマスクパターンに基づいて、所定の測定対象に関す
る消費電力を自動的に算出する装置に関する。
〔従来の技術〕
LSIの設計において、このLSIを構成する各回路の
消費電力を考慮することは非常に重要である。回路が高
速化、大規模化、微細化するにつれて、配線交差の増加
や酸化膜厚の減少により、配線寄生容量が増大する。ま
た、大規模化により、過渡時の貫通電流も増大する。こ
れにより、ピーク電流や平均消費電流が増大することに
なり、電源電圧の降下や、素子の発熱量の増大という現
象が生じる。したがって、各回路における消費電力を十
分に考慮した設計を行っておかないと、LSIの誤動作
を引き起こす要因となる。
また、近年では、低電源電圧のLSIや、B1−CMO
Sを用いたLSIか増加する傾向にあり、これらのLS
Iを設計するにあたっては、これまで以上にノイズマー
ジンの軽減が求められており、上述の消費電力の考慮か
より重大な課題となってきている。
〔発明が解決しようとする課題〕
消費電力の考慮は、設計を行ったセルごとにシミュレー
ションを行い、そのセルにおける消費電力を算出すると
いう手法により、行うことができる。しかしながら、セ
ルを設計するごとに、人手に頼って消費電力に関するシ
ミュレーションを行うことは、設計期間か比較的制限さ
れおり、設計規模も非常に膨大なものであるという現状
から考えると、事実上不可能である。また、このような
手作業によって得られた消費電力に関する情報は、デー
タとして残すことかできないため、後の設計で有効に利
用できる設計資産を構築することかできないという問題
もある。
そこで本発明は、設計されたLSIについての消費電力
を自動的に算出することかでき、これをデータの形で設
計資産として残すことのできるLSIにおける消費電力
算出装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明はLSIにおける消費電力算出装置において、 LSIのマスクパターンから、回路内の接続関係を示す
回路接続情報と、回路の各構成要素のサイズに関連して
定まる回路特性情報と、を抽出する回路接続特性情報抽
出装置と、 回路の各構成要素の電気的特性を決定する回路パラメー
タ情報を入力し、この回路パラメータ情報と回路接続情
報および回路特性情報とに基づいて、回路シミュレーシ
ョンに必要な回路シミュレーション入力情報を作成する
回路シミュレーション入力情報作成装置と、 回路シミュレーション入力情報に基づいて、回路シミュ
レーションを行い、その結果を回路シミュレーション出
力情報として出力する回路シミュレータ装置と、 回路シミュレーション出力情報に基づいて、LSI内の
測定対象に関する消費電力を演算する消費電力演算装置
と、 を設けたものである。
〔作 用〕
本発明による消費電力算出装置によれば、設計したLS
Iのマスクパターンから、回路接続情報と回路特性情報
とが自動的に抽出される。回路シミュレータは、これら
の情報と、回路パラメータ情報とに基づいて、回路シミ
ュレーションを自動的に打う。消費電力演算装置は、こ
の回路シミュレータの出力に基づいて、自動的に消費電
力の演算を行う。こうして、設計されたLSIについて
の消費電力を自動的に算出することができ、また、これ
をデータの形で設計資産として残すことができるように
なる。
〔実施例〕
以下、本発明を図示する実施例に基づいて説明する。第
1図は本発明の一実施例に係る消費電力算出装置の基本
構成を示すブロック図である。この装置は、設計された
LSIのマスクパターンPに基づいて、このLSIを構
成する各セルについての消費電力を自動的に算出する機
能を有する。
この装置の主たる構成要素は、マスクパターンPから、
回路接続情報Aと回路特性情報Bとを抽出する回路接続
特性情報抽出装置1と、これら各情報A、Bと、回路パ
ラメータ情報Cを入力し、回路シミュレーションに必要
な回路シミュレーション入力情報りを作成する回路シミ
ュレーション入力情報作成装置2と、この回路シミュレ
ーション入力情報りに基づいて、回路シミュレーション
を行い、その結果を回路シミュレーション出力情報Eと
して出力する回路シミュレータ装置3と、この回路シミ
ュレーション出力情報Eに基づいて消費電力を演算して
消費電力情報Fとして出力する消費電力演算装置4と、
である。これらの各構成要素には、デイスプレィ装置5
と入力装置6が接続されている。また、消費電力演算装
置4には、消費電力情報Fを出力するために、プリンタ
7、磁気ディスク8、磁気テープ9が接続されている。
以下、これらの各構成要素を、その動作を説明しながら
詳述する。
この実施例の装置は、LSIを構成する単位セルごとの
消費電力を算出する機能を有する。したがって設計者は
、まず、消費電力を算出する対象トする単位セルについ
てのマスクパターンPを用意し、これを回路接続特性情
報抽出装置1に与える。回路接続特性情報抽出装置1は
、このマスクパターンPに基づいて、回路接続情報Aと
回路特性情報Bとを抽出する。ここで、回路接続情報A
は回路内の接続関係を示す情報であり、回路特性情報B
は回路の各構成要素のサイズに関連して定まる情報であ
る。マスクパターンPは、図形データとして用意されて
いるので、回路接続特性情報抽出装置1は、この図形の
パターンから回路接続情報Aと回路特性情報Bとを抽8
する。たとえば、第2図(a)に示すように、拡散層と
ポリシリコン層とに対応する2つの図形パターンが与え
られた場合に回路接続情報Aを抽出するには、まず、図
形パターン同士の論理演算によって素子を認識する作業
を行う。すなわち、両者の図形演算の論理積をとった領
域をゲート、その両側の拡散層領域をソースおよびドレ
インと認識することにより、これをMOS)ランジスタ
と認識することができる。これに位相演算を施すことに
より、第2図(b)に示すような回路接続情報Aか得ら
れる。同様に、第3図(a)に示すように、配線層A、
Bに対応する図形パターンと、これに重なる配線層Cに
対応する図形パターンと、コンタクトに対応する図形パ
ターンと、が与えられた場合、第3図(b)に示すよう
な回路接続情報Aが得られる。−方、回路特性情報Bは
、各構成要素のサイズに関連して定まる情報であり、各
素子のサイズや、配線についての寄生容量などの情報と
なる。たとえば、第4図(a)に示すような図形パター
ンが与えられた場合、これらの図形のサイズか抽出され
るとともに、端点Xから端点Yまての配線についての寄
生容量CXYが抽出される。すなわち、第4図(b)に
示すように、寄生容量CXYは、配線層の面積Sに単位
面積あたりの容量Coを乗じて得られる。なお、以上の
ような回路接続情報Aおよび回路特性情報Bの抽出方法
は公知であるため、具体的な手法についての詳細な説明
は本明細書では省略する。
こうして、回路接続特性情報抽出装置1によって抽出さ
れた回路接続情報Aおよび回路特性情報Bは、回路シミ
ュレーション入力情報作成装置2に与えられる。このと
き、オペレータは入力装置6から、回路パラメータ情報
Cの入力を行う。この回路パラメータ情報Cは、回路の
各構成要素の電気的特性を決定する情報であり、具体的
には、酸化膜の厚み、拡散層における不純物濃度値、な
どの数値である。本実施例の装置では、入力装置6とし
てキーボードを用いており、オペレータは、このキーボ
ードから実際にこのLSIを製造するときのプロセス値
を、回路パラメータ情報Cとして入力する。こうして、
回路シミュレーション入力情報作成装置2には、回路シ
ミュレーションを行うために必要な、回路接続情報A1
回路特性情報B1回路パラメータ情報C1の各情報が与
えられることになる。回路シミュレーション入力情報作
成装置2は、これらの情報に基づいて、回路シミュレー
タ装置3に与えるための回路シミュレーション入力情報
りを作成する機能を有する。本実施例の装置では、回路
シミュレータ装置3として5PICE(米国カリフォル
ニア大学で開発された回路シミュレータ)を用いている
ので、回路シミュレーション入力情報作成装置2では、
この5PICEのフォーマットで記述された回路シミュ
レーション入力情報が作成される。なお、一般に、測定
対象となる回路についての消費電力は、その後段に接続
される負荷回路によって異なる。
そこで、本実施例の装置では、回路シミュレーション入
力情報作成装置2において、nとおりの負荷回路を用意
しておき、第5図に示すように、#1定対象となる回路
10の後段に、nとおりの負荷回路11〜1nを接続し
た状態の回路シミュレーション入力情報を作成するよう
にしている。
こうして作成された回路シミュレーション入力情報りは
、回路シミュレータ装置3に与えられる。
前述のように、本実施例の゛装置では、回路シミュレー
タ装置3として5PICEを用い、回路シミュレーショ
ン入力情報りはこの5PICEのフォーマットで記述さ
れたものとなっている。このため、回路シミュレータ装
W3はこの入力情報りに基づいて直ちに回路シミュレー
ションを行うことができる。この実施例では、第5図に
示すようなnとおりの負荷回路を接続した状態でのnと
おりの回路シミュレーションか行われることになる。
ここで行われる回路シミュレーションは、第6図に示す
ように、測定対象となる回路10にi番目の負荷回路1
1を接続した状態で、所定の入力信号Iを与えたときに
、測定対象となる回路10内にどのような電流か流れる
かを予測するシミュレーションである。たとえば、第7
図に示すように、測定対象となる回路10としてインバ
ータ(図ではMO5I−ランジスタ回路の組み合わせて
示す)を、負荷回路11として、寄生容量値Ciをもっ
た2段のインバータ(図′ては回路記号で示す)から構
成される回路を、それぞれ用いた単純なモデルについて
の回路シミュレーションを考える。シミュレーションの
目的は、回路10内に流れる電流を予測することである
ので、電流計20を、たとえば図に示すように、回路1
0と電源電圧VDDとの間に挿入する。もちろん、この
ような電流計を挿入した状態でのシミュレーションを行
うわけである。別言すれば、オペレータは、回路シミュ
レータ装置3に対して、キーボードなどから電流計20
をこの位置に挿入した状態でのシミュレーションを行う
旨の指示を与える。これにより、回路シミュレータ装置
3は、回路10に入力信号Iを与えたときに、電流計2
0にどのような電流が流れるかを予測する。たとえば、
第8図に示すように立ち上がる入力信号■を与えるよう
指示すれば、回路シミュレータ装置3は、たとえば、第
9図に示すような電流計20に流れる電流波形を、回路
シミュレーション出力情報Eとして出力する。
この実施例の場合、nとおりの負荷回路を接続した場合
のそれぞれについて、異なる出力情報Eが出力されるこ
とになる。
消費電力演算装置4は、このような回路シミュレーショ
ン出力情報Eに基づいて、消費電力の演算を行う装置で
ある。この実施例では、消費電力演算装置4は、消費電
力、平均消費電流、ピーク電流、という3つの要素を、
第9図に示すような出力情報Eに基づいて演算し、これ
を消費電力情報Fとして出力する機能を有する。各演算
は、次のようにして行われる。
(1)  消費電力 第9図に示すグラフに基づき、消費電力Pは以下の式で
演算される。
P−(Σ l i  (t)  l・V DD)  Δ
T/Tここで、vDDはこの回路の電源電圧、Tは測定
に要した時間である。CMO3において電流が流れるの
は、時刻Tに至るまでの過渡期間のみであるため、この
過渡期間について起こった事象について演算を行ってい
る。
(2)  平均消費電流 第9図に示すグラフに基づき、平均消費電流lは以下の
式で演算される。
i−ΔT/T  ・ Σ l i  (t)  lここ
で、ΔTは、回路シミュレータ装置3における時間の刻
み幅であり、Tは前述したように、測定に要した時間で
ある。
(3)   ピーク電流 絶対値1i(t)lの最大値を、第9図に示すグラフか
ら求め、ピーク電流11IIaxとする。
以上は、第8図に示すように立ち上がる入力信号Iを与
えた場合の結果であるか、同様に、立ち下がる入力信号
Iを与えた場合の結果も求める。
そして、インバータ10における消費電力は、両者の結
果を加えることによって得られる。
こうして、nとおりの負荷回路を接続した場合のそれぞ
れについての消費電力を求めることができる。その結果
は、デイスプレィ装置5に表示されるとともに、プリン
タフにも消費電力情報Fとして出力される。この消費電
力情報Fは、表またはグラフの形式で出力するようにす
るのが好ましい。また、この消費電力情報Fは、磁気デ
ィスク8あるいは磁気テープ9として保存することかで
き、以前に行った設計情報をデータの形で設計資産とし
て残すことができ、将来の設計に生かすことが可能にな
る。
以上、本発明を図示する一実施例に基づいて説明したが
、本発明はこの実施例のみに限定されるものではなく、
この他にも種々の態様で実施可能である。たとえば、第
1図に示す4つのブロック1〜4は、単一のコンピュー
タによって実現することも可能であるし、複数のコンピ
ュータにより別々の装置として実現することも可能であ
る。また、上述の実施例では、回路シミュレータ装置3
として5PICEを用いた例を示したか、この他どのよ
う、な回路シミュレータ装置を用いてもかまわない。要
するに、本発明では、回路シミュレーション入力情報作
成装W2によって、回路シミュレータ装置3のフォーマ
ットに適したロ路シミュレーンヨン入力情報りを作成す
るようにすればよい。
〔発明の効果〕
以上のように、本発明による消費電力算出装置によれば
、設計したLSIのマスクパターンから、回路接続情報
と回路特性情報とを自動抽出し、これらの情報と回路パ
ラメータ情報とに基づいて、回路シミュレータに回路シ
ミュレーションを自動的に行わせ、その結果から自動的
に消費電力の演算を行うようにしたため、設計されたL
SIについての消費電力を自動的に算出することができ
、これをデータの形で設計資産として残すことができる
ようになる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る消費電力算出装置の基
本構成を示すブロック図、第2図および第3図は第1図
に示す装置における回路接続情報Aの抽出作業を説明す
る図、第4図は第1図に示す装置における回路特性情報
Bの抽出作業を説明する図、第5図は第1図に示す装置
によって作成される回路シミュレーション入力情報りの
一例を示す図、第6図は第5図に示す情報りに対して行
われる回路シミュレーションの原理を示す図、第7図は
第1図に示す装置の処理対象となる回路の一例を示す図
、第8図は第7図に示す回路に対する回路シミュレーシ
ョンにおいて用いられる入力信号を示す図、第9図は第
7図に示す回路についての回路シミュレーションの結果
の一例を示す図である。 1・・・回路接続特性情報抽出装置、2・・・回路シミ
ュレーション入力情報作成装置、3・・・回路シミュレ
ータ装置、4・・・消費電力演算装置、5・・・デイス
プレィ装置、6・・・入力装置、7・・・プリンタ、8
・・・磁気ディスク、9・・・磁気テープ、10・・・
測定対象となる回路、11〜1n・・・負荷回路。 特許出願人 大日本印刷株式会社 出願人代理人  弁理士 志 村  浩第1図 (a)          (b) 口拡散層 (a)                  (b)第
3図 (a)           (b) 第5図

Claims (1)

  1. 【特許請求の範囲】 LSIのマスクパターンから、回路内の接続関係を示す
    回路接続情報と、回路の各構成要素のサイズに関連して
    定まる回路特性情報と、を抽出する回路接続特性情報抽
    出装置と、 回路の各構成要素の電気的特性を決定する回路パラメー
    タ情報を入力し、この回路パラメータ情報と前記回路接
    続情報および前記回路特性情報とに基づいて、回路シミ
    ュレーションに必要な回路シミュレーション入力情報を
    作成する回路シミュレーション入力情報作成装置と、 前記回路シミュレーション入力情報に基づいて、回路シ
    ミュレーションを行い、その結果を回路シミュレーショ
    ン出力情報として出力する回路シミュレータ装置と、 前記回路シミュレーション出力情報に基づいて、前記L
    SI内の測定対象に関する消費電力を演算する消費電力
    演算装置と、 を備えることを特徴とするLSIにおける消費電力算出
    装置。
JP2321657A 1990-11-26 1990-11-26 Lsiにおける消費電力算出装置 Pending JPH04190456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2321657A JPH04190456A (ja) 1990-11-26 1990-11-26 Lsiにおける消費電力算出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2321657A JPH04190456A (ja) 1990-11-26 1990-11-26 Lsiにおける消費電力算出装置

Publications (1)

Publication Number Publication Date
JPH04190456A true JPH04190456A (ja) 1992-07-08

Family

ID=18134957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2321657A Pending JPH04190456A (ja) 1990-11-26 1990-11-26 Lsiにおける消費電力算出装置

Country Status (1)

Country Link
JP (1) JPH04190456A (ja)

Similar Documents

Publication Publication Date Title
US7016794B2 (en) Floor plan development electromigration and voltage drop analysis tool
JP2810341B2 (ja) 超lsi回路のパワーネットワークの分析装置及び分析方法
US6675139B1 (en) Floor plan-based power bus analysis and design tool for integrated circuits
US8954917B1 (en) Method and system for performing fast electrical analysis and simulation of an electronic design for power gates
CN107533576A (zh) 针对使用电路模板的电路设计的提取的布局依赖效应的重用
US6810482B1 (en) System and method for estimating power consumption of a circuit thourgh the use of an energy macro table
JP4016005B2 (ja) 抵抗値計算方法
TWI775299B (zh) 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
US10360331B2 (en) Scoped simulation for electrostatic discharge protection verification
US20080250364A1 (en) Method and system for verification of multi-voltage circuit design
US10223485B2 (en) Reliability verification based on combining voltage propagation with simulation
Krencker et al. Electro-thermal high-level modeling of integrated circuits
US7185298B2 (en) Method of parasitic extraction from a previously calculated capacitance solution
Ns et al. A practical approach to static signal electromigration analysis
US20180052951A1 (en) Acceleration Of Voltage Propagation Based On Device Chain Reduction
JPH04190456A (ja) Lsiにおける消費電力算出装置
US10534880B2 (en) Acceleration of voltage propagation based on local iteration
US12009260B2 (en) Method and system of forming integrated circuit
US6965853B2 (en) Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements
JP3091013B2 (ja) Lsi設計用データベースの作成装置
JPH04178774A (ja) Lsiにおける遅延時間算出装置
JP4855283B2 (ja) 半導体集積回路の設計装置
JPH02136755A (ja) 消費電流見積り方法
US20090058504A1 (en) Self-powered voltage islands on an integrated circuit
Sicard et al. A VLSI design system for teaching introduction to microelectronics