JPH04178774A - Ｌｓｉにおける遅延時間算出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩにおける遅延時間算出装置、特に、ＬＳ
Ｉのマスクパターンに基づいて、所定の測定対象に関す
る遅延時間を自動的に算出する装置に関する。

〔従来の技術〕

ＬＳＩの設計において、このＬＳＩを構成する各回路の
遅延時間を考慮することは非常に重要である。論理的に
は正常に動作するよう設計されたＬＳＩであっても、こ
れを構成する各回路の動作に遅延時間が生じるため、実
際には期待した論理動作が得られないという事態が生じ
る。このような事態を避けるため、設計者は、予め各回
路の遅延時間を考慮した設計を行う必要がある。

〔発明が解決しようとする課題〕

しかしながら、上述のような遅延時間を考慮した設計は
、各回路の動作タイミングに危険が残るとともに、設計
者の自由な設計を阻害するため、回路規模や動作速度と
いう点において非効率的な設計をせさるを得なくなる。

このため、最近では、自由に設計を行った後に、各セル
ごとに回路シミュレーションを行って遅延時間を演算し
、この遅延時間に基づい不都合が生じないかをチエツク
する方法が採られている。

ところが、このような回路シミュレーションや遅延時間
の算出は、設計者の手作業により行っているため、多大
な労力と時間を必要としていた。

また、このような手作業によって得られた遅延時間に関
する情報は、データとして残すことができないため、後
の設計で有効に利用できる設計資産を構築することがで
きないという問題もある。

そこで本発明は、設計されたＬＳＩについての遅延時間
を自動的に算出することができ、これをデータの形で設
計資産として残すことのできるＬＳｌにおける遅延時間
算出装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明はＬＳＩにおける遅延時間算出装置において、 ＬＳＩのマスクパターンから、回路内の接続関係を示す
回路接続情報と、回路の各構成要素のサイズに関連して
定まる回路特性情報と、を抽出する回路接続特性情報抽
出装置と、 回路の各構成要素の電気的特性を決定する回路パラメー
タ情報を入力し、この回路パラメータ情報と回路接続情
報および回路特性情報とに基づいて、回路シミュレーシ
ョンに必要な回路シミュレーション入力情報を作成する
回路シミュレーション入力情報作成装置と、 回路シミュレーション入力情報に基づいて、回路シミュ
レーションを行い、その結果を回路シミュレーション出
力情報として出力する回路シミュレータ装置と、 回路シミュレーション出力情報に基づいて、ＬＳＩ内の
測定対象に関する遅延時間を演算する遅延時間演算装置
と、 を設けたものである。

〔作　用〕

本発明による遅延時間算出装置によれば、設計したＬＳ
Ｉのマスクパターンから、回路接続情報と回路特性情報
とが自動的に抽出される。回路シミュレータは、これら
の情報と、回路パラメータ情報とに基づいて、回路シミ
ュレーションを自動的に行う。遅延時間演算装置は、こ
の回路シミュレータの出力に基づいて、自動的に遅延時
間の演算を行う。こうして、設計されたＬＳＩについて
の遅延時間を自動的に算出することができ、また、これ
をデータの形で設計資産として残すことができるように
なる。

〔実施例〕

以下、本発明を図示する実施例に基づいて説明する。第
１図は本発明の一実施例に係る遅延時間算出装置の基本
構成を示すブロック図である。この装置は、設計された
ＬＳＩのマスクパターンＰに基づいて、このＬＳＩを構
成する各セルについての遅延時間を自動的に算出する機
能を有する。

この装置の主たる構成要素は、マスクパターンＰから、
回路接続情報Ａと回路特性情報Ｂとを抽出する回路接続
特性情報抽出装置１と、これら各情報Ａ、Ｂと、回路パ
ラメータ情報Ｃを入力し、回路シミュレーションに必要
な回路シミュレーション入力情報りを作成する回路シミ
ュレーション入力情報作成装置２と、この回路シミュレ
ーション入力情報りに基づいて、回路シミュレーション
を行い、その結果を回路シミュレーション出力情報Ｅと
して出力する回路シミュレータ装置３と、この回路シミ
ュレーション出力情報Ｅに基づいて遅延時間を演算して
遅延情報Ｆとして出力する遅延時間演算装置４と、であ
る。これらの各構成要素には、デイスプレィ装置５と入
力装置６が接続されている。また、遅延時間演算装置４
には、遅延情報Ｆを出力するために、プリンタ７、磁気
ディスク８、磁気テープ９が接続されている。以下、こ
れらの各構成要素を、その動作を説明しながら詳述する
。

この実施例の装置は、ＬＳＩを構成する単位セルことの
遅延時間を算出する機能を有する。したかって設計者は
、ます、遅延時間を算出する対象となる単位セルについ
てのマスクパターンＰを用意し、これを回路接続特性情
報抽出装置１に与える。回路接続特性情報抽出装置１は
、このマスクパターンＰに基づいて、回路接続情報Ａと
回路特性情報Ｂとを抽出する。二こで、回路接続情報Ａ
は回路内の接続関係を示す情報であり、回路特性情報Ｂ
は回路の各構成要素のサイズに関連して定まる情報であ
る。マスクパターンＰは、図形データとして用意されて
いるので、回路接続特性情報抽出装置１は、この図形の
パターンから回路接続情報Ａと回路特性情報Ｂとを抽出
する。たとえば、第２図（ａ）に示すように、拡散層と
ポリシリコン層とに対応する２つの図形パターンか与え
られた場合に回路接続情報Ａを抽出するには、まず、図
形パターン同士の論理演算によって素子を認識する作業
を行う。すなわち、両者の図形演算の論理積をとった領
域をケート、その同側の拡散層領域をソースおよびトレ
インと認識することにより、これをＭＯＳトランジスタ
と二ｒｔすることかできる。これに位相演算を施すこと
により、第２図（ｂ）に示すような回路接続情報Ａが得
られる。同様に、第３図（ａ）に示すように、配線層Ａ
、Ｂに対応する図形パターンと、これに重なる配線層Ｃ
に対応する図形パターンと、コンタクトに対応する図形
パターンと、か与えられた場合、第３図（ｂ）に示すよ
うな回路接続情報Ａか得られる。−方、回路特性情報Ｂ
は、各構成要素のサイズに関連して定まる情報であり、
各素子のサイズや、配線についての寄生容量などの情報
となる。たとえば、第４図（ａ）に示すような図形パタ
ーンが与えられた場合、これらの図形のサイズが抽出さ
れるとともに、端点Ｘから端点Ｙまでの配線についての
寄生容量ＣＸＹが抽出される。すなわち、第４図（ｂ）
に示すように、寄生容量Ｃｘ、は、配線層の面積Ｓに単
位面積あたりの容量Ｃ６を乗して得られる。なお、以上
のような回路接続情報Ａおよび回路特性情報Ｂの抽出方
法は公知であるため、具体的な手法についての詳細な説
明は本明細書では省略する。

こうして、回路接続特性情報抽出装置１によって抽出さ
れた回路接続情報Ａおよび回路特性情報Ｂは、回路シミ
ュレーション入力情報作成装置２に与えられる。このと
き、オペレータは入力装置６から、回路パラメータ情報
Ｃの入力を行う。この回路パラメータ情報Ｃは、回路の
各構成要素の電気的特性を決定する情報であり、具体的
には、酸化膜の厚み、拡散層における不純物濃度値、な
どの数値である。本実施例の装置では、入力装置６とし
てキーボードを用いており、オペレータは、このキーボ
ードから実際にこのＬＳＩを製造するときのプロセス値
を、回路パラメータ情報Ｃとして入力する。こうして、
回路シミュレーション入力情報作成装置２には、回路シ
ミュレーションを行うために必要な、回路接続情報Ａ、
回路特性情報Ｂ、回路パラメータ情報Ｃ１の各情報が与
えられることになる。回路シミュレーション入力情報作
成装置２は、これらの情報に基づいて、回路シミュレー
タ装置３に与えるための回路シミュレーション入力情報
りを作成する機能を有する。本実施例の装置では、回路
シミュレータ装置３として５ＰＩＣＥ（米国カルフォル
ニア大学で開発された電子回路シミュレータ）を用いて
いるので、回路シミュレーション入力情報作成装置２で
は、この５ＰＩＣＥのフォーマットで記述された回路シ
ミュレーション入力情報が作成される。なお、−般に、
測定対象となる回路についての遅延時間は、その後段に
接続される負荷回路によって異なる。

そこで、本実施例の装置では、回路シミュレーション入
力情報作成装置２において、ｎとおりの負荷回路を用意
しておき、第５図に示すように、測定対象となる回路１
０の後段に、ｎとおりの負荷回路１１〜１ｎを接続した
状態の回路シミュレーション入力情報を作成するように
している。

こうして作成された回路シミュレーション入力情報りは
、回路シミュレータ装置３に与えられる。

前述のように、本実施例の装置では、回路シミュレータ
装置３として５ＰＩＣＥを用い、回路シミュレーション
入力情報りは二の５ＰＩＣＥのフォーマットで記述され
たものとなっている。このため、回路シミュレータ装置
３は二の入力情報りに基ついて直ちに回路シミュレーシ
ョンを行う二とかできる。この実施例では、第５図に示
すようなｎとおりの負荷回路を接続した状態てのｎとお
りの回路シミュレーションか行われることになる。

ここで行われる回路シミュレーションは、第６図に示す
ように、測定対象となる回路１０にｉ番目の負荷回路１
１を接続した状態で、所定の入力信号Ｉを与えたときに
、測定対象となる回路１０からどのような出力信号Ｏか
出力されるかを予測するシミュレーションである。たと
えば、第７図に示すように、測定対象となる回路１０と
してインバータを、負荷回路１１として、寄生容量値Ｃ
１をもった２段のインバータから構成される回路を、そ
れぞれ用いた単純なモデルについての回路シミュレーシ
ョンを考える。回路シミュレータ装置３は、回路１０に
入力信号工を与えたときに、回路］０からとのような出
力信号Ｏか出力されるかを予測する。たとえは、第７図
に示すような「・＼イレベルＨ」から「ローレベルＬ」
に遷移する入力信号Ｉを与えるよう指示すれば、回路シ
ミュレータ装置３は同図に示すような「ローレベルＬ」
から「ハイレベルＨ」に遷移する出力信号Ｏを、回路シ
ミュレーション出力情報Ｅとして出力する。

この実施例の場合、ｎとおりの負荷回路を接続した場合
のそれぞれについて、異なる出力情報Ｅか出力されるこ
とになる。

遅延時間演算装置４は、このような回路シミュレーショ
ン出力情報Ｅに基づいて、遅延時間の演算を行う装置で
ある。この遅延時間の演算の一例を、第８図の例につい
て説明する。まず、第８図において、所定の基準時刻を
ｔＯ１入力入力信号値か所定のしきい値Ｔｈを横切る時
刻をｔｌ、８力信号０の値か所定のしきい値Ｔｈを横切
る時刻をｔ２とし、ｔＯ〜ｔ１に至るまでの時間Ｔ１と
、ｔＯ〜ｔ２に至るまでの時間Ｔ２とを求める。ここで
、遅延時間Ｔ３は、Ｔ３−Ｔ２−Ｔｌなる演算によって
求めることができる。この例は、入力信号■か立ち下が
る例であるか、逆に立ち上がる例でも同様の演算で遅延
時間を求めることかできる。こうして、ｎとおりの負荷
回路を接続した場合のそれぞれについての遅延時間を求
めることかできる。その結果は、デイスプレィ装置５に
表示されるとともに、プリンタ７にも遅延情報Ｆとして
出力される。この遅延情報Ｆは、表またはグラフの形式
で出力するようにするのか好ましい。また、この遅延情
報Ｆは、磁気ディスク８あるいは磁気テープ９として保
存することができ、以前に行った設計情報をデータの形
で設計資産として残すことができ、将来の設計に生かす
ことか可能になる。

以上、本発明を図示する一実施例に基づいて説明したか
、本発明はこの実施例のみに限定されるものではなく、
この他にも種々の態様で実施可能である。たとえば、第
１図に示す４つのブロック１〜４は、単一のコンピュー
タによって実現することも可能であるし、複数のコンピ
ュータにより別々の装置として実現することも可能であ
る。また、上述の実施例では、回路シミュレータ装置３
として５ＰＩＣＥを用いた例を示したか、この他とのよ
うな回路ノミュレータ装置を用いてもかまわない。要す
るに、本発明では、回路シミュレーション入力情報作成
装置２によって、回路シミュレータ装置３のフォーマッ
トに適した回路シミュレーション入力情報りを作成する
ようにすればよい。

〔発明の効果〕

以上のように、本発明による遅延時間算出装置によれば
、設計したＬＳＩのマスクパターンから、回路接続情報
と回路特性情報とを自動抽出し、これらの情報と回路パ
ラメータ情報とに基づいて、回路シミュレータに回路シ
ミュレーションを自動的に行わせ、その結果から自動的
に遅延時間の演算を行うようにしたため、設計されたＬ
ＳＩについての遅延時間を自動的に算出することができ
、これをデータの形で設計資産として残すことかできる
ようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る遅延時間算出装置の基
本構成を示すブロック図、第２図および第３図は第１図
に示す装置における回路接続情報Ａの抽出作業を説明す
る図、第４図は第１図に示す装置における回路特性情報
Ｂの抽出作業を説明する図、第５図は第１図に示す装置
によって作成される回路シミュレーション入力情報りの
一例を示す図、第６図は第５図に示す情報りに対して行
われる回路シミュレーションの原理を示す図、第７図は
第１図に示す装置の処理対象となる回路の一例を示す図
、第８図は第７図に示す回路についての回路シミュレー
ションの結果の一例を示す図である。 １・・回路接続特性情報抽出装置、２・・・回路シミュ
レーション入力情報作成装置、３・・・回路シミュレー
タ装置、４・・遅延時間演算装置、５・・・デイスプレ
ィ装置、６・・・入力装置、７・・・プリンタ、８・・
・磁気ディスク、９・・・磁気テープ、１０・測定対象
となる回路、１１〜１ｎ・・負荷回路。 第１図 （ａ）　　　　　　　　　　　　　　（ｂ）巴２］拡゛
散層 ロボリシ１却ン層 第２圓 （ａ）　　　　　　　　　　　　　　　　　　　　　　
（ｂ）第３図 （ａ）　　　　　　　　　　　　　　　　　　　　　　
　　（ｂ）第４図 第５図 第６医 □　第７図 宜：ｏ　　　　　　　’　　　　　　　　　　ｔし第８
図 手続補正書 平成２年１１月１９［１

Claims (1)

1. 【特許請求の範囲】 　ＬＳＩのマスクパターンから、回路内の接続関係を示
   す回路接続情報と、回路の各構成要素のサイズに関連し
   て定まる回路特性情報と、を抽出する回路接続特性情報
   抽出装置と、 回路の各構成要素の電気的特性を決定する回路パラメー
   タ情報を入力し、この回路パラメータ情報と前記回路接
   続情報および前記回路特性情報とに基づいて、回路シミ
   ュレーションに必要な回路シミュレーション入力情報を
   作成する回路シミュレーション入力情報作成装置と、 前記回路シミュレーション入力情報に基づいて、回路シ
   ミュレーションを行い、その結果を回路シミュレーショ
   ン出力情報として出力する回路シミュレータ装置と、 前記回路シミュレーション出力情報に基づいて、前記Ｌ
   ＳＩ内の測定対象に関する遅延時間を演算する遅延時間
   演算装置と、 を備えることを特徴とする