JPH04190465A - Image processor - Google Patents
Image processorInfo
- Publication number
- JPH04190465A JPH04190465A JP32428090A JP32428090A JPH04190465A JP H04190465 A JPH04190465 A JP H04190465A JP 32428090 A JP32428090 A JP 32428090A JP 32428090 A JP32428090 A JP 32428090A JP H04190465 A JPH04190465 A JP H04190465A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- image
- data
- arithmetic
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータグラフィックスを実現する画像
処理装置に関する。 ″
〔従来の技術〕
第6図は、コンピュータグラフィックスを実現する従来
の画像処理装置(以下、従来装置という)の概略構成を
示すブロック図であって、図中1は画像処理装置である
。画像処理装置1には画像処理結果を表示するCRT2
及びこれを印写するプリンタ3がそれぞれケーブル4.
5によって接続されている。画像処理装置1の主記憶1
2bは描画プログラムを記憶しており、マイクロプロセ
ッサ11cは主記憶12bが記憶する描画プログラムを
実行してビデオRAM (VRAM)13上にイメージ
を展開し、CRT :I ントl:l−ラ(CRTC)
14はVRAM13上に展開されたイメージをビデオ信
号に変換してCRT2上に図形を表示させる。インタフ
ェース回路(1/F)16は画像処理装置1の周辺機器
と画像処理装置1との間でのデータ入出力を制御する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device that realizes computer graphics. [Prior Art] FIG. 6 is a block diagram showing a schematic configuration of a conventional image processing device (hereinafter referred to as the conventional device) for realizing computer graphics, and 1 in the figure is the image processing device. The image processing device 1 includes a CRT 2 that displays image processing results.
and the printer 3 that prints this are each connected to a cable 4.
Connected by 5. Main memory 1 of image processing device 1
2b stores a drawing program, and the microprocessor 11c executes the drawing program stored in the main memory 12b to develop an image on the video RAM (VRAM) 13, )
14 converts the image developed on the VRAM 13 into a video signal and displays the figure on the CRT 2. The interface circuit (1/F) 16 controls data input/output between peripheral devices of the image processing device 1 and the image processing device 1 .
また、画像処理装置1の各部はデータを転送する内部バ
ス15で接続されている。Further, each part of the image processing device 1 is connected by an internal bus 15 that transfers data.
コンピュータグラフィックスには、元の画像に、バタン
か予め設定されているマスクパタンを重ねて結果の画像
を得る描画方法がある。In computer graphics, there is a drawing method in which a preset mask pattern is superimposed on the original image to obtain a resulting image.
第7図は元の画像にマスクパタンを重ねて処理した結果
の画像データを示す図である。第7図(a)は、VRA
M13に格納されている画像データ(以下、元データと
いう)及び元データに重ねるマスクパタンを示す図であ
る。マスクパタンの“0”“1”は、マスクパタンの描
画方法に応じてそれぞれ“0”、“1″又は“元データ
のまま(透明)”に解釈可能であって、解釈を指定して
元データ又はマスクパタンのデータを適宜変換した後、
元データとマスクパタンとの間で所定の演算(AND、
OR,XOR等)を行うものである。FIG. 7 is a diagram showing image data resulting from processing a mask pattern superimposed on the original image. Figure 7(a) shows the VRA
FIG. 6 is a diagram showing image data (hereinafter referred to as original data) stored in M13 and a mask pattern to be superimposed on the original data. “0” and “1” in the mask pattern can be interpreted as “0”, “1”, or “as is original data (transparent)” depending on the drawing method of the mask pattern, and the original data can be changed by specifying the interpretation. After converting the data or mask pattern data appropriately,
A predetermined operation (AND,
OR, XOR, etc.).
マスクパタンの“0”に対応するビットを“0″、“1
″に対応するビットを“1″に指定して得られたマスク
パタン(即ち、マスクパタンと等しい)と元データとの
AND、OR,XOR等の演算による結果を描画する場
合、結果の描画データを得る描画演算は、マスクパタン
を“msk″、元データを“dst”、演算命令を“(
OP)”とすると、msk (OP) dst =
lI)で−膜化される。なお、第7図(b)は(OP)
=ANDの場合の処理結果を示すものである。Set the bits corresponding to “0” in the mask pattern to “0” and “1”
When drawing the result of operations such as AND, OR, and The drawing operation to obtain the mask pattern is "msk", the original data is "dst", and the operation instruction is "(
OP)”, msk (OP) dst =
lI) - formed into a film. In addition, FIG. 7(b) is (OP)
This shows the processing result when =AND.
また、マスクパタンの“θ″に対応するビットを“1”
、“1”に対応するビットを“0”に指定して得られた
マスクパタン(即ち、マスクパタンをビット反転した結
果と等しい)と元データとの演算結果を描画する場合、
描画演算は、i「(OP) dst =・(2)で
−膜化される。なお、第7図(C)は(OP)=AND
の場合の処理結果を示すものである。Also, set the bit corresponding to “θ” of the mask pattern to “1”.
, when drawing the result of an operation between the mask pattern obtained by specifying the bit corresponding to "1" as "0" (that is, the result of bit inversion of the mask pattern) and the original data,
The drawing operation is converted into a film by i'(OP) dst =・(2). In addition, in FIG. 7(C), (OP)=AND
This shows the processing results in the case of .
さらに、マスクパタンの“0”に対応するビットは元デ
ータのまま(即ち、透明)とし、“1”に対応するビッ
トを“1″に指定して得られたマスクパタンと元データ
との演算結果を描画する場合、描画演算は、
(1(AND) dst L (OR) (msk (
AND) (1−−−1(OP) dat) )・・
・(3)
で−膜化される。なお、(3)式の第4項「1・・1」
は全ビット“1”を意味する。なお、第7図(d)は(
OP)=ANDとした場合の処理結果を示すものである
。Furthermore, the bits corresponding to "0" in the mask pattern are left as the original data (that is, transparent), and the bits corresponding to "1" are set to "1", and the obtained mask pattern and the original data are operated. When drawing the result, the drawing operation is (1(AND) dst L (OR) (msk (
AND) (1---1(OP) dat) )...
・(3) It becomes a film. Note that the fourth term "1...1" in equation (3)
means all bits are "1". In addition, Fig. 7(d) is (
This shows the processing result when OP)=AND.
また、マスクパタンの“1”に対応するビットは元デー
タのまま(即ち、透明)とし、“0”に対応するビット
を“1″に指定して得られたマスクパタンと元データと
の演算結果を描画する場合、描画演算は、
(msk (AND) dst )(OR) (i「(
AND) (1−1(OP) dst) )・・・(
4)
で−膜化される。なお、第7図(e)は(OP)= X
ORとした場合の処理結果を示すものである。In addition, the bits corresponding to "1" in the mask pattern are left as the original data (that is, transparent), and the bits corresponding to "0" are set to "1", and the obtained mask pattern and the original data are operated. When drawing the result, the drawing operation is (msk (AND) dst ) (OR) (i "(
AND) (1-1(OP) dst) )...(
4) - Formed into a film. In addition, in FIG. 7(e), (OP)=X
It shows the processing result when OR is used.
第8図は、以上のようにして、マスクパタンの”0″
“1″をそれぞれ“0″、“1”又は“透明”に解釈し
た場合のマスクパタンを元データに重ねて結果の画像デ
ータを得るべき描画演算式■〜■を得る手順を示すフロ
ーチャートであって、“0”、“1″又は“透明”の解
釈に応じて順次場合分けを行っていき、演算式■〜■の
いずれがを得て、この演算式を実行して結果の画像の描
画データを得る。なお、“nap”は処理を行わないこ
とを示す。FIG. 8 shows "0" of the mask pattern as described above.
1 is a flowchart showing a procedure for obtaining drawing calculation formulas ≈ to ∎ to obtain image data as a result by superimposing mask patterns on original data when “1” is interpreted as “0”, “1”, or “transparent”, respectively; Then, classify the cases sequentially according to the interpretation of "0", "1", or "transparent", obtain which of the calculation formulas ■ to ■, execute this calculation formula, and draw the resulting image. Get data. Note that "nap" indicates that no processing is performed.
以上のような従来の画像処理装置では、“0”。 In the conventional image processing apparatus as described above, "0".
“1”又は“透明”といったマスクパタンの解釈方法に
応じて複数回の場合分けを行って演算式■〜■の中から
該当する描画演算式を得る必要があり、また、演算の種
類を問わず一般化された描画演算式を用いているので、
例えば■■■■式のような長い演算式の場合、演算式を
得た後、さらに4段階の演算を必要とし、結果の画像の
描画データを得るまでに長時間を要する等、描画速度が
遅いという問題がある。It is necessary to divide the cases multiple times depending on how to interpret the mask pattern, such as "1" or "transparent", and obtain the corresponding drawing calculation formula from among calculation formulas ■ to ■. Since it uses a generalized drawing calculation formula,
For example, in the case of a long arithmetic expression such as the expression The problem is that it's slow.
また、マスクパタンの解釈方法及び演算の種類ごとに演
算式■〜■の演算ルーチンを設ける必要があるので描画
プログラムが長大で複雑になるという問題がある。Furthermore, since it is necessary to provide calculation routines for calculation formulas (1) to (2) for each mask pattern interpretation method and type of calculation, there is a problem that the drawing program becomes long and complicated.
本発明はこのような問題点を解決するためになされたも
のであって、マスクパタンの解釈方法及び演算の種類に
対応する結果の画像の描画に係る演算式を対応付けて予
めメモリに記憶してお(ことにより、マスクパタンによ
る描画速度が速(、描画プログラムを簡略化し得る画像
処理装置の提供を目的とする。The present invention has been made to solve these problems, and includes a method of interpreting a mask pattern and a calculation formula for drawing a resultant image corresponding to the type of calculation, and storing them in advance in a memory. It is an object of the present invention to provide an image processing apparatus that can increase the drawing speed of a mask pattern and simplify the drawing program.
本発明の画像処理装置は、マスクパタンの元の画像への
重ね方を特定する演算命令及びマスクパタンの解釈の組
合せと、マスクパタンの解釈に応じて変換されるデータ
を用いた、マスクパタンのデータと元の画像のデータ間
での演算式とを対応付けて予め記憶しておき、指定され
た演算命令及びマスクパタンの解釈に応じて、対応付け
て記憶されている演算式を読み出し実行して結果の画像
の描画データを得ることを特徴とする。The image processing device of the present invention uses a combination of an arithmetic instruction that specifies how to superimpose a mask pattern on an original image and an interpretation of the mask pattern, and data that is converted according to the interpretation of the mask pattern. Arithmetic expressions between data and original image data are stored in advance in correspondence with each other, and the corresponding and stored arithmetic expressions are read out and executed according to the specified operation command and interpretation of the mask pattern. The method is characterized in that drawing data of the resulting image is obtained.
本発明の画像処理装置は、マスクパタンの解釈及び元の
画像へのマスクパタンの重ね合わせ方を決定する演算命
令が指定されると、これらの組合せに対応付けて記憶さ
れている演算式を直ちに読み出して実行し、結果の画像
の描画データを得る。When an arithmetic instruction for determining the interpretation of a mask pattern and how to superimpose the mask pattern on the original image is specified, the image processing device of the present invention immediately executes an arithmetic expression stored in association with these combinations. Read and execute it to get the drawing data for the resulting image.
以下、本発明をその実施例を示す図面に基づいて説明す
る。Hereinafter, the present invention will be explained based on drawings showing embodiments thereof.
第1図は本発明に係る画像処理装置(以下、本発明装置
という)の構成を示すブロック図であって、図中1は画
像処理装置である。画像処理装置1には画像処理の結果
を表示するCRT2及びこれを印写するプリンタ3がそ
れぞれケーブル4゜5によって接続されている。画像処
理装置1の主記憶12aは、描画プログラムを記憶する
とともに、マスクパタンの解釈方法及び指定された演算
の各組合せと結果の画像の描画に関する描画演算式を対
応付けてテーブル121aに記憶している。マイクロプ
ロセッサllaはテーブル121aを参照しながら主記
憶12aが記憶する描画プログラムを実行してビデオR
AM (VRAM)13上にイメージを展開し、CRT
コントローラ(CRTC)14はVRAM13上に展開
されたイメージをビデオ信号に変換してCRTZ上に図
形を表示させる。インタフェース回路(1/F)16は
画像処理装置工の周辺機器と画像処理装置1との間での
データ入出力を制御する。また、画像処理装置1の各部
はデータを転送する内部バス15で接続されている。FIG. 1 is a block diagram showing the configuration of an image processing apparatus according to the present invention (hereinafter referred to as the present invention apparatus), and numeral 1 in the figure is the image processing apparatus. A CRT 2 for displaying the results of image processing and a printer 3 for printing the results are connected to the image processing apparatus 1 by cables 4.5, respectively. The main memory 12a of the image processing device 1 stores a drawing program, and also stores in a table 121a a method of interpreting a mask pattern and a drawing calculation formula for each combination of specified calculations and drawing of the resulting image. There is. The microprocessor lla executes the drawing program stored in the main memory 12a while referring to the table 121a to draw the video R.
Expand the image on AM (VRAM) 13 and transfer it to CRT
A controller (CRTC) 14 converts the image developed on the VRAM 13 into a video signal and displays a figure on the CRTZ. An interface circuit (1/F) 16 controls data input/output between the image processing apparatus 1 and peripheral equipment of the image processing apparatus. Further, each part of the image processing device 1 is connected by an internal bus 15 that transfers data.
第2図は、テーブル121aにおけるデータの記憶状態
を示す概念図である。テーブル121aには、マスクパ
タンの“0″ “1”の解釈“0″、“1”又は“透明
”と、元のデータへのマスクパタンの重ね方に係る4種
類の演算“5TORE (元データとの演算を行わない
)”XOR”OR”又は“AND”との各組合せに対付
けて、結果の画像を得るために行うマスクパタンと元デ
ータとの間での描画演算式が記述されている。FIG. 2 is a conceptual diagram showing the storage state of data in the table 121a. Table 121a includes interpretations of “0” and “1” in the mask pattern as “0”, “1”, or “transparent” and four types of operations related to how to superimpose the mask pattern on the original data, “5TORE (original data For each combination of "XOR", "OR", or "AND", the drawing calculation formula between the mask pattern and the original data to obtain the resulting image is described. There is.
例えば、マスクパタンの“0”に対応するビットを“透
明”、“1”に対応するビットを“0”に指定して得ら
れるマスクパタンと元データとの“AND”の画像デー
タを求めるには、テーブル121aを参照すれば、直ち
に描画演算式、dst (AND) 1−(5)
が求まるので、少ない演算ステップ数で所要結果を得る
ことができる。従来では、同様の結果は、第8図に示す
場合分けを経て演算式■を得た後、演算式■を実行する
必要があった。For example, to obtain "AND" image data of the mask pattern obtained by specifying the bits corresponding to "0" in the mask pattern as "transparent" and the bits corresponding to "1" as "0" and the original data. By referring to the table 121a, the drawing calculation formula dst (AND) 1-(5) can be immediately determined, so that the desired result can be obtained with a small number of calculation steps. Conventionally, to obtain a similar result, it was necessary to obtain the arithmetic expression (2) through the case division shown in FIG. 8, and then execute the arithmetic expression (2).
第3図は本発明装置によるマスクパタンを用いた描画方
法の手順を説明するフローチャートである。テーブル1
21aを検索しく521) 、テーブル121aから得
られた描画演算を実行する(S22)。テーブル121
aの検索によって演算を描画演算に変換するので、マス
クパタンの解釈方法によって場合分けする必要がな(な
り、処理の高速化及び処理プログラムの簡略化を図るこ
とができる。FIG. 3 is a flowchart illustrating the procedure of a drawing method using a mask pattern by the apparatus of the present invention. table 1
21a) and executes the drawing operation obtained from the table 121a (S22). table 121
Since the calculation is converted into a drawing calculation by searching for a, there is no need to differentiate between cases depending on the method of interpreting the mask pattern (this makes it possible to speed up the processing and simplify the processing program).
なお、本実施例ではテーブル121aを主記憶12内に
記憶する構成としたが、これに限るものではな(、マイ
クロプロセッサllaがアクセスできるデバイス内であ
ればいずれのデバイス内であってもよい。In this embodiment, the table 121a is stored in the main memory 12, but the table 121a is not limited to this; it may be stored in any device that can be accessed by the microprocessor lla.
また、本実施例では4種類の画像間の演算について説明
したが、演算の種類は4種類に限るものではない。Further, in this embodiment, calculations between four types of images have been described, but the types of calculations are not limited to four types.
また、第4図は本発明装置の他の実施例構成を示すブロ
ック図であって、マイクロプロセッサIlbとして、画
像間の演算を描画モードとして指定することにより演算
を実行する描画命令を有するマイクロプロセッサ(例:
M33210)を用いる。FIG. 4 is a block diagram showing the configuration of another embodiment of the device of the present invention, in which the microprocessor Ilb is a microprocessor having a drawing command that executes calculations by specifying calculations between images as a drawing mode. (example:
M33210) is used.
マイクロプロセッサllbは指定された描画モードを記
憶する内部レジスタ1llb (M33210ではR5
に相当)を有する。他の構成は前記実施例と同様であっ
て、同一部分に同一符号を付してその説明を省略する。The microprocessor llb stores an internal register 1llb (R5 in the M33210) that stores the specified drawing mode.
). The other configurations are the same as those of the previous embodiment, and the same parts are given the same reference numerals and the explanation thereof will be omitted.
第5図は本実施例によるマスクパタンを用いた揃両方法
の手順を説明するフローチャートである。FIG. 5 is a flowchart illustrating the procedure of the alignment method using the mask pattern according to this embodiment.
テーブル121bを参照して求めた演算を描画モートド
として内部レジスタ111bに設定しく523) 、マ
イクロプロセッサllbが描画命令を実行しく524)
、結果の画像の描画データが得られる。The calculation determined by referring to the table 121b is set in the internal register 111b as the drawing mode 523), and the microprocessor llb executes the drawing command 524).
, the drawing data of the resulting image is obtained.
以上のように、本実施例におけるマイクロプロセッサは
描画命令(M33210ではBVMAP命令、BVPA
T命令)を有するので、描画モード毎に異なる演算式の
ルーチンを設ける必要がなく、描画命令を実行するルー
チンだけで希望する描画演算が実行され、描画速度が極
めて速い。As described above, the microprocessor in this embodiment executes drawing commands (BVMAP command and BVPA command in M33210).
Therefore, there is no need to provide a routine with a different arithmetic expression for each drawing mode, and the desired drawing operation is executed only by the routine that executes the drawing command, resulting in extremely fast drawing speed.
さらに、演算モードは数値として内部レジスタ(R5)
lllbに設定されるので、画像間の演算モードを内部
レジスタ(R5)lllbに設定すべき描画モードの数
値に変換して主記憶12aのテーブル121aに格納し
てお(構成とすることもできる。その場合、演算モード
を描画モードの数値に変換することなく、テーブルを検
索した結果得られる数値をそのまま内部レジスタ(R5
) 1llbに格納し、それからBVMAP命令又はB
VPAT命令を実行すればよい。Furthermore, the calculation mode is stored in the internal register (R5) as a numerical value.
Since the calculation mode between images is set to lllb, the calculation mode between images may be converted into a numerical value of the drawing mode to be set in the internal register (R5) lllb and stored in the table 121a of the main memory 12a. In that case, the numerical value obtained as a result of searching the table is used as it is in the internal register (R5
) 1llb, then BVMAP instruction or B
All you have to do is execute the VPAT command.
以上のように、本発明装置は、マスクパタンの解釈及び
画像間の演算と、解釈に応じて元の画像のデータ又はマ
スクパタンのデータを変換して結果の画像を得るべ〈実
施する演算式とを対応付けて予め記憶しておく構成とす
ることにより、元の画像にマスクパタンを重ねて結果の
画像を得る際、直ちに結果の画像を描画する演算を実行
できるので描画速度速度が速く、また、マスクパタンの
解釈方法及び画像間の演算と描画に係る演算式との組合
せ毎に演算のルーチンを設ける必要がなく、描画プログ
ラムを簡略化し得るという優れた効果を奏する。As described above, the apparatus of the present invention is capable of interpreting mask patterns, performing calculations between images, and converting original image data or mask pattern data according to the interpretation to obtain a resultant image. By storing the mask patterns in advance in association with each other, when the mask pattern is superimposed on the original image to obtain the resulting image, the calculation to draw the resulting image can be executed immediately, resulting in faster drawing speed. Further, there is no need to provide a calculation routine for each combination of a mask pattern interpretation method, an inter-image calculation, and a calculation formula related to drawing, which has the excellent effect of simplifying the drawing program.
第1図は本発明装置の構成を示すブロック図、第2図は
テーブルの記憶状態を示す概念図、第3図は本発明装置
による描画手順を説明するフローチャート、第4図は本
発明装置の他の実施例構成を示すブロック図、第5図は
本発明装置の他の実施例による描画手順を説明するフロ
ーチャート、第6図は従来装置の構成を示すブロック図
、第7図はマスクパタンによる描画結果のデータを示す
概念図、第8図は従来装置による描画手順を説明するフ
ローチャートである。
1・・・画像処理装置 2・・・CRT 8・・・プ
リンタ11a、 1.1b・・・マイクロプロセッサ
12a・・・主記憶13・・・VRAM 14・・・
CRTC16・・・I/F121a・・・テーブル 1
11b・・・内部レジスタなお、図中、同一符号は同一
、又は相当部分を示す。FIG. 1 is a block diagram showing the configuration of the device of the present invention, FIG. 2 is a conceptual diagram showing the storage state of the table, FIG. 3 is a flowchart explaining the drawing procedure by the device of the present invention, and FIG. 4 is a diagram of the device of the present invention. A block diagram showing the configuration of another embodiment, FIG. 5 is a flowchart explaining the drawing procedure according to another embodiment of the device of the present invention, FIG. 6 is a block diagram showing the configuration of the conventional device, and FIG. FIG. 8 is a conceptual diagram showing the data of the drawing result, and is a flowchart explaining the drawing procedure by the conventional apparatus. 1... Image processing device 2... CRT 8... Printer 11a, 1.1b... Microprocessor
12a... Main memory 13... VRAM 14...
CRTC16...I/F121a...Table 1
11b...Internal register In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
ける該データの解釈が可変であるマスクパタンを元の画
像に重ねて結果の画像を得る際、前記解釈に応じてマス
クパタンのデータ又は元の画像のデータを変換し、変換
したデータを用いて結果の画像を得る画像処理装置にお
いて、 元の画像へのマスクパタンの重ね方を特定する演算命令
及び前記解釈の組合せと、該解釈により変換されるデー
タを用いた、マスクパタンのデータ及び元の画像のデー
タ間での演算式とを対応付けて記憶する記憶手段と、前
記演算命令を指定する手段と、 マスクパタンの解釈を指定する手段と、 指定された演算命令及びマスクパタンの解釈に応じて、
対応する演算式を前記記憶手段から読み出して実行する
手段と を備えたことを特徴とする画像処理装置。(1) When obtaining a resultant image by superimposing a mask pattern whose data structure is determined in advance and the interpretation of the data is variable at the time of drawing, on the original image, the data of the mask pattern or the original In an image processing device that converts data of an image and uses the converted data to obtain a resulting image, a combination of an arithmetic instruction that specifies how to superimpose a mask pattern on the original image and the above interpretation, and a conversion based on the interpretation. storage means for storing arithmetic expressions between mask pattern data and original image data in association with each other using the data to be processed; means for specifying the arithmetic instruction; and means for specifying an interpretation of the mask pattern. And, depending on the interpretation of the specified operation instruction and mask pattern,
An image processing apparatus comprising: means for reading a corresponding arithmetic expression from the storage means and executing it.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04190465A true JPH04190465A (en) | 1992-07-08 |
| JP2522112B2 JP2522112B2 (en) | 1996-08-07 |
Family
ID=18164043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324280A Expired - Lifetime JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522112B2 (en) |
-
1990
- 1990-11-26 JP JP2324280A patent/JP2522112B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522112B2 (en) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541539B2 (en) | Graphic processing device | |
| JPH0756892A (en) | Calculator with vector calculator with mask | |
| JPH0545039B2 (en) | ||
| JPS6326898B2 (en) | ||
| JPH04190465A (en) | Image processor | |
| JP3066060B2 (en) | Polygonal approximation method for Besee curve section | |
| JPS6339947B2 (en) | ||
| JPH0721155A (en) | Central processing unit | |
| JPH10207694A (en) | Digital power arithmetic device and graphics system using the same | |
| JP2793374B2 (en) | Image data processing device | |
| JPH02299082A (en) | Processor for processing variable length data | |
| JPS61130991A (en) | Graphic processing method and apparatus | |
| JP3891311B2 (en) | Image display device | |
| JP2707142B2 (en) | Hidden line broken line processing method | |
| JPH10171432A (en) | Display control circuit | |
| JPH06266554A (en) | Microprocessor | |
| JPH04230586A (en) | Vector generating method | |
| JPH03105577A (en) | Vector drawing arithmetic circuit | |
| JPH03118669A (en) | Picture processor | |
| JPS6249567A (en) | Graphic display device | |
| JPH0451097A (en) | Frame buffer | |
| JPH05289647A (en) | Character drawing control method | |
| JPH0659664A (en) | Pattern picture drawing processing method using cash image | |
| JPH08123956A (en) | Image processing device | |
| JPS62152084A (en) | image display device |