JPH04190465A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH04190465A JPH04190465A JP32428090A JP32428090A JPH04190465A JP H04190465 A JPH04190465 A JP H04190465A JP 32428090 A JP32428090 A JP 32428090A JP 32428090 A JP32428090 A JP 32428090A JP H04190465 A JPH04190465 A JP H04190465A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- image
- data
- arithmetic
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータグラフィックスを実現する画像
処理装置に関する。 ″ 〔従来の技術〕 第6図は、コンピュータグラフィックスを実現する従来
の画像処理装置(以下、従来装置という)の概略構成を
示すブロック図であって、図中1は画像処理装置である
。画像処理装置1には画像処理結果を表示するCRT2
及びこれを印写するプリンタ3がそれぞれケーブル4.
5によって接続されている。画像処理装置1の主記憶1
2bは描画プログラムを記憶しており、マイクロプロセ
ッサ11cは主記憶12bが記憶する描画プログラムを
実行してビデオRAM (VRAM)13上にイメージ
を展開し、CRT :I ントl:l−ラ(CRTC)
14はVRAM13上に展開されたイメージをビデオ信
号に変換してCRT2上に図形を表示させる。インタフ
ェース回路(1/F)16は画像処理装置1の周辺機器
と画像処理装置1との間でのデータ入出力を制御する。
処理装置に関する。 ″ 〔従来の技術〕 第6図は、コンピュータグラフィックスを実現する従来
の画像処理装置(以下、従来装置という)の概略構成を
示すブロック図であって、図中1は画像処理装置である
。画像処理装置1には画像処理結果を表示するCRT2
及びこれを印写するプリンタ3がそれぞれケーブル4.
5によって接続されている。画像処理装置1の主記憶1
2bは描画プログラムを記憶しており、マイクロプロセ
ッサ11cは主記憶12bが記憶する描画プログラムを
実行してビデオRAM (VRAM)13上にイメージ
を展開し、CRT :I ントl:l−ラ(CRTC)
14はVRAM13上に展開されたイメージをビデオ信
号に変換してCRT2上に図形を表示させる。インタフ
ェース回路(1/F)16は画像処理装置1の周辺機器
と画像処理装置1との間でのデータ入出力を制御する。
また、画像処理装置1の各部はデータを転送する内部バ
ス15で接続されている。
ス15で接続されている。
コンピュータグラフィックスには、元の画像に、バタン
か予め設定されているマスクパタンを重ねて結果の画像
を得る描画方法がある。
か予め設定されているマスクパタンを重ねて結果の画像
を得る描画方法がある。
第7図は元の画像にマスクパタンを重ねて処理した結果
の画像データを示す図である。第7図(a)は、VRA
M13に格納されている画像データ(以下、元データと
いう)及び元データに重ねるマスクパタンを示す図であ
る。マスクパタンの“0”“1”は、マスクパタンの描
画方法に応じてそれぞれ“0”、“1″又は“元データ
のまま(透明)”に解釈可能であって、解釈を指定して
元データ又はマスクパタンのデータを適宜変換した後、
元データとマスクパタンとの間で所定の演算(AND、
OR,XOR等)を行うものである。
の画像データを示す図である。第7図(a)は、VRA
M13に格納されている画像データ(以下、元データと
いう)及び元データに重ねるマスクパタンを示す図であ
る。マスクパタンの“0”“1”は、マスクパタンの描
画方法に応じてそれぞれ“0”、“1″又は“元データ
のまま(透明)”に解釈可能であって、解釈を指定して
元データ又はマスクパタンのデータを適宜変換した後、
元データとマスクパタンとの間で所定の演算(AND、
OR,XOR等)を行うものである。
マスクパタンの“0”に対応するビットを“0″、“1
″に対応するビットを“1″に指定して得られたマスク
パタン(即ち、マスクパタンと等しい)と元データとの
AND、OR,XOR等の演算による結果を描画する場
合、結果の描画データを得る描画演算は、マスクパタン
を“msk″、元データを“dst”、演算命令を“(
OP)”とすると、msk (OP) dst =
lI)で−膜化される。なお、第7図(b)は(OP)
=ANDの場合の処理結果を示すものである。
″に対応するビットを“1″に指定して得られたマスク
パタン(即ち、マスクパタンと等しい)と元データとの
AND、OR,XOR等の演算による結果を描画する場
合、結果の描画データを得る描画演算は、マスクパタン
を“msk″、元データを“dst”、演算命令を“(
OP)”とすると、msk (OP) dst =
lI)で−膜化される。なお、第7図(b)は(OP)
=ANDの場合の処理結果を示すものである。
また、マスクパタンの“θ″に対応するビットを“1”
、“1”に対応するビットを“0”に指定して得られた
マスクパタン(即ち、マスクパタンをビット反転した結
果と等しい)と元データとの演算結果を描画する場合、
描画演算は、i「(OP) dst =・(2)で
−膜化される。なお、第7図(C)は(OP)=AND
の場合の処理結果を示すものである。
、“1”に対応するビットを“0”に指定して得られた
マスクパタン(即ち、マスクパタンをビット反転した結
果と等しい)と元データとの演算結果を描画する場合、
描画演算は、i「(OP) dst =・(2)で
−膜化される。なお、第7図(C)は(OP)=AND
の場合の処理結果を示すものである。
さらに、マスクパタンの“0”に対応するビットは元デ
ータのまま(即ち、透明)とし、“1”に対応するビッ
トを“1″に指定して得られたマスクパタンと元データ
との演算結果を描画する場合、描画演算は、 (1(AND) dst L (OR) (msk (
AND) (1−−−1(OP) dat) )・・
・(3) で−膜化される。なお、(3)式の第4項「1・・1」
は全ビット“1”を意味する。なお、第7図(d)は(
OP)=ANDとした場合の処理結果を示すものである
。
ータのまま(即ち、透明)とし、“1”に対応するビッ
トを“1″に指定して得られたマスクパタンと元データ
との演算結果を描画する場合、描画演算は、 (1(AND) dst L (OR) (msk (
AND) (1−−−1(OP) dat) )・・
・(3) で−膜化される。なお、(3)式の第4項「1・・1」
は全ビット“1”を意味する。なお、第7図(d)は(
OP)=ANDとした場合の処理結果を示すものである
。
また、マスクパタンの“1”に対応するビットは元デー
タのまま(即ち、透明)とし、“0”に対応するビット
を“1″に指定して得られたマスクパタンと元データと
の演算結果を描画する場合、描画演算は、 (msk (AND) dst )(OR) (i「(
AND) (1−1(OP) dst) )・・・(
4) で−膜化される。なお、第7図(e)は(OP)= X
ORとした場合の処理結果を示すものである。
タのまま(即ち、透明)とし、“0”に対応するビット
を“1″に指定して得られたマスクパタンと元データと
の演算結果を描画する場合、描画演算は、 (msk (AND) dst )(OR) (i「(
AND) (1−1(OP) dst) )・・・(
4) で−膜化される。なお、第7図(e)は(OP)= X
ORとした場合の処理結果を示すものである。
第8図は、以上のようにして、マスクパタンの”0″
“1″をそれぞれ“0″、“1”又は“透明”に解釈し
た場合のマスクパタンを元データに重ねて結果の画像デ
ータを得るべき描画演算式■〜■を得る手順を示すフロ
ーチャートであって、“0”、“1″又は“透明”の解
釈に応じて順次場合分けを行っていき、演算式■〜■の
いずれがを得て、この演算式を実行して結果の画像の描
画データを得る。なお、“nap”は処理を行わないこ
とを示す。
“1″をそれぞれ“0″、“1”又は“透明”に解釈し
た場合のマスクパタンを元データに重ねて結果の画像デ
ータを得るべき描画演算式■〜■を得る手順を示すフロ
ーチャートであって、“0”、“1″又は“透明”の解
釈に応じて順次場合分けを行っていき、演算式■〜■の
いずれがを得て、この演算式を実行して結果の画像の描
画データを得る。なお、“nap”は処理を行わないこ
とを示す。
以上のような従来の画像処理装置では、“0”。
“1”又は“透明”といったマスクパタンの解釈方法に
応じて複数回の場合分けを行って演算式■〜■の中から
該当する描画演算式を得る必要があり、また、演算の種
類を問わず一般化された描画演算式を用いているので、
例えば■■■■式のような長い演算式の場合、演算式を
得た後、さらに4段階の演算を必要とし、結果の画像の
描画データを得るまでに長時間を要する等、描画速度が
遅いという問題がある。
応じて複数回の場合分けを行って演算式■〜■の中から
該当する描画演算式を得る必要があり、また、演算の種
類を問わず一般化された描画演算式を用いているので、
例えば■■■■式のような長い演算式の場合、演算式を
得た後、さらに4段階の演算を必要とし、結果の画像の
描画データを得るまでに長時間を要する等、描画速度が
遅いという問題がある。
また、マスクパタンの解釈方法及び演算の種類ごとに演
算式■〜■の演算ルーチンを設ける必要があるので描画
プログラムが長大で複雑になるという問題がある。
算式■〜■の演算ルーチンを設ける必要があるので描画
プログラムが長大で複雑になるという問題がある。
本発明はこのような問題点を解決するためになされたも
のであって、マスクパタンの解釈方法及び演算の種類に
対応する結果の画像の描画に係る演算式を対応付けて予
めメモリに記憶してお(ことにより、マスクパタンによ
る描画速度が速(、描画プログラムを簡略化し得る画像
処理装置の提供を目的とする。
のであって、マスクパタンの解釈方法及び演算の種類に
対応する結果の画像の描画に係る演算式を対応付けて予
めメモリに記憶してお(ことにより、マスクパタンによ
る描画速度が速(、描画プログラムを簡略化し得る画像
処理装置の提供を目的とする。
本発明の画像処理装置は、マスクパタンの元の画像への
重ね方を特定する演算命令及びマスクパタンの解釈の組
合せと、マスクパタンの解釈に応じて変換されるデータ
を用いた、マスクパタンのデータと元の画像のデータ間
での演算式とを対応付けて予め記憶しておき、指定され
た演算命令及びマスクパタンの解釈に応じて、対応付け
て記憶されている演算式を読み出し実行して結果の画像
の描画データを得ることを特徴とする。
重ね方を特定する演算命令及びマスクパタンの解釈の組
合せと、マスクパタンの解釈に応じて変換されるデータ
を用いた、マスクパタンのデータと元の画像のデータ間
での演算式とを対応付けて予め記憶しておき、指定され
た演算命令及びマスクパタンの解釈に応じて、対応付け
て記憶されている演算式を読み出し実行して結果の画像
の描画データを得ることを特徴とする。
本発明の画像処理装置は、マスクパタンの解釈及び元の
画像へのマスクパタンの重ね合わせ方を決定する演算命
令が指定されると、これらの組合せに対応付けて記憶さ
れている演算式を直ちに読み出して実行し、結果の画像
の描画データを得る。
画像へのマスクパタンの重ね合わせ方を決定する演算命
令が指定されると、これらの組合せに対応付けて記憶さ
れている演算式を直ちに読み出して実行し、結果の画像
の描画データを得る。
以下、本発明をその実施例を示す図面に基づいて説明す
る。
る。
第1図は本発明に係る画像処理装置(以下、本発明装置
という)の構成を示すブロック図であって、図中1は画
像処理装置である。画像処理装置1には画像処理の結果
を表示するCRT2及びこれを印写するプリンタ3がそ
れぞれケーブル4゜5によって接続されている。画像処
理装置1の主記憶12aは、描画プログラムを記憶する
とともに、マスクパタンの解釈方法及び指定された演算
の各組合せと結果の画像の描画に関する描画演算式を対
応付けてテーブル121aに記憶している。マイクロプ
ロセッサllaはテーブル121aを参照しながら主記
憶12aが記憶する描画プログラムを実行してビデオR
AM (VRAM)13上にイメージを展開し、CRT
コントローラ(CRTC)14はVRAM13上に展開
されたイメージをビデオ信号に変換してCRTZ上に図
形を表示させる。インタフェース回路(1/F)16は
画像処理装置工の周辺機器と画像処理装置1との間での
データ入出力を制御する。また、画像処理装置1の各部
はデータを転送する内部バス15で接続されている。
という)の構成を示すブロック図であって、図中1は画
像処理装置である。画像処理装置1には画像処理の結果
を表示するCRT2及びこれを印写するプリンタ3がそ
れぞれケーブル4゜5によって接続されている。画像処
理装置1の主記憶12aは、描画プログラムを記憶する
とともに、マスクパタンの解釈方法及び指定された演算
の各組合せと結果の画像の描画に関する描画演算式を対
応付けてテーブル121aに記憶している。マイクロプ
ロセッサllaはテーブル121aを参照しながら主記
憶12aが記憶する描画プログラムを実行してビデオR
AM (VRAM)13上にイメージを展開し、CRT
コントローラ(CRTC)14はVRAM13上に展開
されたイメージをビデオ信号に変換してCRTZ上に図
形を表示させる。インタフェース回路(1/F)16は
画像処理装置工の周辺機器と画像処理装置1との間での
データ入出力を制御する。また、画像処理装置1の各部
はデータを転送する内部バス15で接続されている。
第2図は、テーブル121aにおけるデータの記憶状態
を示す概念図である。テーブル121aには、マスクパ
タンの“0″ “1”の解釈“0″、“1”又は“透明
”と、元のデータへのマスクパタンの重ね方に係る4種
類の演算“5TORE (元データとの演算を行わない
)”XOR”OR”又は“AND”との各組合せに対付
けて、結果の画像を得るために行うマスクパタンと元デ
ータとの間での描画演算式が記述されている。
を示す概念図である。テーブル121aには、マスクパ
タンの“0″ “1”の解釈“0″、“1”又は“透明
”と、元のデータへのマスクパタンの重ね方に係る4種
類の演算“5TORE (元データとの演算を行わない
)”XOR”OR”又は“AND”との各組合せに対付
けて、結果の画像を得るために行うマスクパタンと元デ
ータとの間での描画演算式が記述されている。
例えば、マスクパタンの“0”に対応するビットを“透
明”、“1”に対応するビットを“0”に指定して得ら
れるマスクパタンと元データとの“AND”の画像デー
タを求めるには、テーブル121aを参照すれば、直ち
に描画演算式、dst (AND) 1−(5) が求まるので、少ない演算ステップ数で所要結果を得る
ことができる。従来では、同様の結果は、第8図に示す
場合分けを経て演算式■を得た後、演算式■を実行する
必要があった。
明”、“1”に対応するビットを“0”に指定して得ら
れるマスクパタンと元データとの“AND”の画像デー
タを求めるには、テーブル121aを参照すれば、直ち
に描画演算式、dst (AND) 1−(5) が求まるので、少ない演算ステップ数で所要結果を得る
ことができる。従来では、同様の結果は、第8図に示す
場合分けを経て演算式■を得た後、演算式■を実行する
必要があった。
第3図は本発明装置によるマスクパタンを用いた描画方
法の手順を説明するフローチャートである。テーブル1
21aを検索しく521) 、テーブル121aから得
られた描画演算を実行する(S22)。テーブル121
aの検索によって演算を描画演算に変換するので、マス
クパタンの解釈方法によって場合分けする必要がな(な
り、処理の高速化及び処理プログラムの簡略化を図るこ
とができる。
法の手順を説明するフローチャートである。テーブル1
21aを検索しく521) 、テーブル121aから得
られた描画演算を実行する(S22)。テーブル121
aの検索によって演算を描画演算に変換するので、マス
クパタンの解釈方法によって場合分けする必要がな(な
り、処理の高速化及び処理プログラムの簡略化を図るこ
とができる。
なお、本実施例ではテーブル121aを主記憶12内に
記憶する構成としたが、これに限るものではな(、マイ
クロプロセッサllaがアクセスできるデバイス内であ
ればいずれのデバイス内であってもよい。
記憶する構成としたが、これに限るものではな(、マイ
クロプロセッサllaがアクセスできるデバイス内であ
ればいずれのデバイス内であってもよい。
また、本実施例では4種類の画像間の演算について説明
したが、演算の種類は4種類に限るものではない。
したが、演算の種類は4種類に限るものではない。
また、第4図は本発明装置の他の実施例構成を示すブロ
ック図であって、マイクロプロセッサIlbとして、画
像間の演算を描画モードとして指定することにより演算
を実行する描画命令を有するマイクロプロセッサ(例:
M33210)を用いる。
ック図であって、マイクロプロセッサIlbとして、画
像間の演算を描画モードとして指定することにより演算
を実行する描画命令を有するマイクロプロセッサ(例:
M33210)を用いる。
マイクロプロセッサllbは指定された描画モードを記
憶する内部レジスタ1llb (M33210ではR5
に相当)を有する。他の構成は前記実施例と同様であっ
て、同一部分に同一符号を付してその説明を省略する。
憶する内部レジスタ1llb (M33210ではR5
に相当)を有する。他の構成は前記実施例と同様であっ
て、同一部分に同一符号を付してその説明を省略する。
第5図は本実施例によるマスクパタンを用いた揃両方法
の手順を説明するフローチャートである。
の手順を説明するフローチャートである。
テーブル121bを参照して求めた演算を描画モートド
として内部レジスタ111bに設定しく523) 、マ
イクロプロセッサllbが描画命令を実行しく524)
、結果の画像の描画データが得られる。
として内部レジスタ111bに設定しく523) 、マ
イクロプロセッサllbが描画命令を実行しく524)
、結果の画像の描画データが得られる。
以上のように、本実施例におけるマイクロプロセッサは
描画命令(M33210ではBVMAP命令、BVPA
T命令)を有するので、描画モード毎に異なる演算式の
ルーチンを設ける必要がなく、描画命令を実行するルー
チンだけで希望する描画演算が実行され、描画速度が極
めて速い。
描画命令(M33210ではBVMAP命令、BVPA
T命令)を有するので、描画モード毎に異なる演算式の
ルーチンを設ける必要がなく、描画命令を実行するルー
チンだけで希望する描画演算が実行され、描画速度が極
めて速い。
さらに、演算モードは数値として内部レジスタ(R5)
lllbに設定されるので、画像間の演算モードを内部
レジスタ(R5)lllbに設定すべき描画モードの数
値に変換して主記憶12aのテーブル121aに格納し
てお(構成とすることもできる。その場合、演算モード
を描画モードの数値に変換することなく、テーブルを検
索した結果得られる数値をそのまま内部レジスタ(R5
) 1llbに格納し、それからBVMAP命令又はB
VPAT命令を実行すればよい。
lllbに設定されるので、画像間の演算モードを内部
レジスタ(R5)lllbに設定すべき描画モードの数
値に変換して主記憶12aのテーブル121aに格納し
てお(構成とすることもできる。その場合、演算モード
を描画モードの数値に変換することなく、テーブルを検
索した結果得られる数値をそのまま内部レジスタ(R5
) 1llbに格納し、それからBVMAP命令又はB
VPAT命令を実行すればよい。
以上のように、本発明装置は、マスクパタンの解釈及び
画像間の演算と、解釈に応じて元の画像のデータ又はマ
スクパタンのデータを変換して結果の画像を得るべ〈実
施する演算式とを対応付けて予め記憶しておく構成とす
ることにより、元の画像にマスクパタンを重ねて結果の
画像を得る際、直ちに結果の画像を描画する演算を実行
できるので描画速度速度が速く、また、マスクパタンの
解釈方法及び画像間の演算と描画に係る演算式との組合
せ毎に演算のルーチンを設ける必要がなく、描画プログ
ラムを簡略化し得るという優れた効果を奏する。
画像間の演算と、解釈に応じて元の画像のデータ又はマ
スクパタンのデータを変換して結果の画像を得るべ〈実
施する演算式とを対応付けて予め記憶しておく構成とす
ることにより、元の画像にマスクパタンを重ねて結果の
画像を得る際、直ちに結果の画像を描画する演算を実行
できるので描画速度速度が速く、また、マスクパタンの
解釈方法及び画像間の演算と描画に係る演算式との組合
せ毎に演算のルーチンを設ける必要がなく、描画プログ
ラムを簡略化し得るという優れた効果を奏する。
第1図は本発明装置の構成を示すブロック図、第2図は
テーブルの記憶状態を示す概念図、第3図は本発明装置
による描画手順を説明するフローチャート、第4図は本
発明装置の他の実施例構成を示すブロック図、第5図は
本発明装置の他の実施例による描画手順を説明するフロ
ーチャート、第6図は従来装置の構成を示すブロック図
、第7図はマスクパタンによる描画結果のデータを示す
概念図、第8図は従来装置による描画手順を説明するフ
ローチャートである。 1・・・画像処理装置 2・・・CRT 8・・・プ
リンタ11a、 1.1b・・・マイクロプロセッサ
12a・・・主記憶13・・・VRAM 14・・・
CRTC16・・・I/F121a・・・テーブル 1
11b・・・内部レジスタなお、図中、同一符号は同一
、又は相当部分を示す。
テーブルの記憶状態を示す概念図、第3図は本発明装置
による描画手順を説明するフローチャート、第4図は本
発明装置の他の実施例構成を示すブロック図、第5図は
本発明装置の他の実施例による描画手順を説明するフロ
ーチャート、第6図は従来装置の構成を示すブロック図
、第7図はマスクパタンによる描画結果のデータを示す
概念図、第8図は従来装置による描画手順を説明するフ
ローチャートである。 1・・・画像処理装置 2・・・CRT 8・・・プ
リンタ11a、 1.1b・・・マイクロプロセッサ
12a・・・主記憶13・・・VRAM 14・・・
CRTC16・・・I/F121a・・・テーブル 1
11b・・・内部レジスタなお、図中、同一符号は同一
、又は相当部分を示す。
Claims (1)
- (1)予めそのデータ構成が定まっており、描画時にお
ける該データの解釈が可変であるマスクパタンを元の画
像に重ねて結果の画像を得る際、前記解釈に応じてマス
クパタンのデータ又は元の画像のデータを変換し、変換
したデータを用いて結果の画像を得る画像処理装置にお
いて、 元の画像へのマスクパタンの重ね方を特定する演算命令
及び前記解釈の組合せと、該解釈により変換されるデー
タを用いた、マスクパタンのデータ及び元の画像のデー
タ間での演算式とを対応付けて記憶する記憶手段と、前
記演算命令を指定する手段と、 マスクパタンの解釈を指定する手段と、 指定された演算命令及びマスクパタンの解釈に応じて、
対応する演算式を前記記憶手段から読み出して実行する
手段と を備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (ja) | 1990-11-26 | 1990-11-26 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (ja) | 1990-11-26 | 1990-11-26 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04190465A true JPH04190465A (ja) | 1992-07-08 |
| JP2522112B2 JP2522112B2 (ja) | 1996-08-07 |
Family
ID=18164043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324280A Expired - Lifetime JP2522112B2 (ja) | 1990-11-26 | 1990-11-26 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522112B2 (ja) |
-
1990
- 1990-11-26 JP JP2324280A patent/JP2522112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522112B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541539B2 (ja) | 図形処理装置 | |
| JPH0756892A (ja) | マスク付きベクトル演算器を持つ計算機 | |
| JPH0545039B2 (ja) | ||
| JPS6326898B2 (ja) | ||
| JPH04190465A (ja) | 画像処理装置 | |
| JP3066060B2 (ja) | ベゼー曲線区間の多角形近似方式 | |
| JPS6339947B2 (ja) | ||
| JPH0721155A (ja) | 中央演算処理装置 | |
| JPH10207694A (ja) | ディジタルべき乗演算装置及びそれを用いたグラフィックスシステム | |
| JP2793374B2 (ja) | 画像データ処理装置 | |
| JPH02299082A (ja) | 可変長データを処理するプロセッサ | |
| JPS61130991A (ja) | 図形処理方法及び装置 | |
| JP3891311B2 (ja) | 画像表示装置 | |
| JP2707142B2 (ja) | 隠線部破線化処理方法 | |
| JPH10171432A (ja) | 表示制御回路 | |
| JPH06266554A (ja) | マイクロプロセッサ | |
| JPH04230586A (ja) | ベクトル発生方法 | |
| JPH03105577A (ja) | ベクトル描画演算回路 | |
| JPH03118669A (ja) | 画像処理プロセッサ | |
| JPS6249567A (ja) | グラフイツク表示装置 | |
| JPH0451097A (ja) | フレームバッファ | |
| JPH05289647A (ja) | 文字描画制御方法 | |
| JPH0659664A (ja) | キャッシュイメージを用いたパターン描画処理方式 | |
| JPH08123956A (ja) | イメージ処理装置 | |
| JPS62152084A (ja) | 画像表示装置 |