JP2522112B2 - Image processing device - Google Patents
Image processing deviceInfo
- Publication number
- JP2522112B2 JP2522112B2 JP2324280A JP32428090A JP2522112B2 JP 2522112 B2 JP2522112 B2 JP 2522112B2 JP 2324280 A JP2324280 A JP 2324280A JP 32428090 A JP32428090 A JP 32428090A JP 2522112 B2 JP2522112 B2 JP 2522112B2
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- data
- image
- interpretation
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータグラフィックスを実現する画
像処理装置に関する。The present invention relates to an image processing device that realizes computer graphics.
第6図は、コンピュータグラフィックスを実現する従
来の画像処理装置(以下、従来装置という)の概略構成
を示すブロック図であって、図中1は画像処理装置であ
る。画像処理装置1には画像処理結果を表示するCRT2及
びこれを印写するプリンタ3がそれぞれケーブツ4,5に
よって接続されている。画像処理装置1の主記憶12bは
描画プログラムを記憶しており、マイクロプロセッサ11
cは主記憶12bが記憶する描画プログラムを実行してビデ
オRAM(VRAM)13上にイメージを展開し、CRTコントロー
ラ(CRTC)14はVRAM13上に展開されたイメージをビデオ
信号に変換してCRT2上に図形を表示させる。インタフェ
ース回路(I/F)16は画像処理装置1の周辺機器と画像
処理装置1との間でのデータ入出力を制御する。また、
画像処理装置1の各部はデータを転送する内部バス15で
接続されている。FIG. 6 is a block diagram showing a schematic configuration of a conventional image processing apparatus (hereinafter referred to as a conventional apparatus) that realizes computer graphics, in which 1 is an image processing apparatus. A CRT 2 for displaying the image processing result and a printer 3 for printing the image are connected to the image processing apparatus 1 by cables 4 and 5, respectively. The main memory 12b of the image processing apparatus 1 stores a drawing program, and the microprocessor 11
The c executes the drawing program stored in the main memory 12b to develop an image on the video RAM (VRAM) 13, and the CRT controller (CRTC) 14 converts the image expanded on the VRAM 13 into a video signal and displays it on the CRT 2. Display the figure on. The interface circuit (I / F) 16 controls data input / output between the peripheral device of the image processing apparatus 1 and the image processing apparatus 1. Also,
The respective units of the image processing apparatus 1 are connected by an internal bus 15 that transfers data.
コンピュータグラフィックスには、元の画像に、パタ
ンが予め設定されているマスクパタンを重ねて結果の画
像を得る描画方法がある。In computer graphics, there is a drawing method in which a mask pattern whose pattern is set in advance is superimposed on an original image to obtain a resulting image.
第7図は元の画像にマスクパタンを重ねて処理した結
果の画像データを示す図である。第7図(a)は、VRAM
13に格納されている画像データ(以下、元のデータとい
う)及び元のデータに重ねるマスクパタンを示す図であ
る。マスクパタンの“0"“1"は、マスクパタンの描画方
法に応じてそれぞれ“0",“1"又は“元のデータのまま
(透明)”に解釈可能であって、解釈を指定して元のデ
ータ又はマスクパタンのデータを適宜変換した御、元デ
ータとマスクパタンとの間で所定の演算(AND、OR、XOR
等)を行うものである。FIG. 7 is a diagram showing image data as a result of processing by superimposing a mask pattern on the original image. Figure 7 (a) shows VRAM
FIG. 14 is a diagram showing image data (hereinafter referred to as original data) stored in 13 and a mask pattern to be superimposed on the original data. The mask pattern “0” and “1” can be interpreted as “0”, “1” or “original data (transparent)” depending on the drawing method of the mask pattern. Original data or mask pattern data is converted appropriately, and a predetermined operation (AND, OR, XOR) is performed between the original data and the mask pattern.
Etc.).
マスクパタンの“0"に対応するビットを“0"、“1"に
対応するビットを“1"に指定して得られたマスクパタン
(即ち、元のマスクパタンと等しい)と元データとのAN
D,OR,XOR等の演算による結果を描画する場合、結果の描
画データを得る描画演算は、元のマスクパタンを“ms
k"、元データを“dst"、演算命令を“(OP)”とする
と、 msk(OP)dst …(1) で一般化される。なお、第7図(b)は(OP)=ANDの
場合の処理結果を示すものである。The mask pattern (that is, equal to the original mask pattern) obtained by specifying the bit corresponding to “0” in the mask pattern as “0” and the bit corresponding to “1” as “1” and the original data AN
When drawing the result of operations such as D, OR, XOR, the drawing operation to obtain the drawing data of the result
If k ", the original data is" dst ", and the operation instruction is" (OP) ", it is generalized as msk (OP) dst (1). Note that (OP) = AND in Fig. 7 (b). It shows the processing result in the case of.
また、マスクパタンの“0"に対応するビットを“1"、
“1"に対応するビットを“0"に指定して得られたマスク
パタン(即ち、元のマスクパタンをビット反転した結果
と等しい)と元データとの演算結果を描画する場合、描
画演算は、 ▲▼(OP)dst …(2) で一般化される。なお、第7図(c)は(OP)=ANDの
場合の処理結果を示すものである。Also, set the bit corresponding to “0” in the mask pattern to “1”,
When drawing the operation result of the mask pattern obtained by specifying the bit corresponding to "1" to "0" (that is, it is equal to the result of bit inversion of the original mask pattern) and the original data, the drawing operation is , ▲ ▼ (OP) dst Generalized by (2). It should be noted that FIG. 7C shows the processing result when (OP) = AND.
さらに、マスクパタンの“0"に対応するビットは元デ
ータのまま(即ち、透明)とし、“1"に対応するビット
を“1"に指定して得られたマスクパタンと元データとの
演算結果を描画する場合、描画演算は、 {▲▼(AND)dst}(OP){msk(AND){1‥1(OP)dst}}
…(3) で一般化される。なお、(3)式の第4項「1‥1」は
全ビット“1"を意味する。なお、第7図(d)は(OP)
=ANDとした場合の処理結果を示すものである。Furthermore, the bit corresponding to “0” in the mask pattern is left unchanged (that is, transparent), and the bit corresponding to “1” is designated as “1” to calculate the mask pattern and the original data. When drawing the result, the drawing operation is {▲ ▼ (AND) dst} (OP) {msk (AND) {1 ... 1 (OP) dst}}
… Generalized in (3). The fourth term "1 ... 1" in the equation (3) means all bits "1". Incidentally, FIG. 7 (d) shows (OP)
This shows the processing result when = AND.
また、マスクパタンの“1"に対応するビットは元デー
タのまま(即ち、透明)とし、“0"に対応するビットを
“1"に指定して得られたマスクパタンと元データとの演
算結果を描画する場合、描画演算は、 {msk(AND)dst}(OR){▲▼(AND){1‥1(OP)dst}}
…(4) で一般化される。なお、第7図(e)は(OP)=XORと
した場合の処理結果を示すものである。In addition, the bit corresponding to "1" in the mask pattern remains the original data (that is, transparent), and the bit corresponding to "0" is designated as "1" to calculate the mask pattern and the original data. When drawing the result, the drawing operation is {msk (AND) dst} (OR) {▲ ▼ (AND) {1 ... 1 (OP) dst}}
… Generalized in (4). It should be noted that FIG. 7 (e) shows the processing result when (OP) = XOR.
第8図は、以上のようにして、マスクパタンの“0"
“1"をそれぞれ“0",“1"又は“透明”に解釈した場合
のマスクパタンを元データに重ねて結果の画像データを
得るべき描画演算式〜を得る手順を示すフローチャ
ートであって、“0",“1"又は“透明”の解釈に応じて
順次場合分けを行っていき、演算式〜のいずれかを
得て、この演算式を実行して結果の画像の描画データを
得る。なお、“nop"は処理を行わないことを示す。FIG. 8 shows the mask pattern “0” as described above.
FIG. 3 is a flowchart showing a procedure for obtaining a drawing arithmetic expression to obtain the resulting image data by superimposing the mask pattern on the original data when “1” is interpreted as “0”, “1” or “transparent”, Depending on the interpretation of “0”, “1”, or “transparent”, the cases are sequentially classified, one of the arithmetic expressions (1) to (4) is obtained, and this arithmetic expression is executed to obtain the drawing data of the resulting image. Note that "nop" indicates that no processing is performed.
以上のような従来の画像処理装置では、“0",“1"又
は“透明”といったマスクパタンの解釈方法に応じて複
数回の場合分けを行って演算式〜の中から該当する
描画演算式を得る必要があり、また、演算の種類を問わ
ず一般化された描画演算式を用いているので、例えば
式のような長い演算式の場合、演算式を得た後、
さらに4段階の演算を必要とし、結果の画像の描画デー
タを得るまでに長時間を要する等、描画速度が遅いとい
う問題がある。In the conventional image processing apparatus as described above, according to the interpretation method of the mask pattern such as “0”, “1” or “transparent”, the case is divided into plural times and the drawing expression In addition, since a generalized drawing arithmetic expression is used regardless of the type of operation, in the case of a long arithmetic expression such as an expression, after obtaining the arithmetic expression,
Furthermore, there is a problem that the drawing speed is slow, because four steps of calculations are required and it takes a long time to obtain the drawing data of the resulting image.
また、マスクパタンの解釈方法及び演算の種類ごとに
演算式〜の演算ルーチンを設ける必要があるので描
画プログラムが長大で複雑になるという問題がある。Further, there is a problem that the drawing program becomes large and complicated because it is necessary to provide a calculation routine of calculation formulas for each method of interpreting the mask pattern and each kind of calculation.
本発明はこのような問題点を解決するためになされた
ものであって、マスクパタンの解釈方法及び演算の種類
に対応する結果の画像の描画に係る演算式を対応付けて
予めメモリに記憶しておくことにより、マスクパタンに
よる描画速度が速く、描画プログラムを簡略化し得る画
像処理装置の提供を目的とする。The present invention has been made to solve such a problem, and stores in advance a memory in association with an arithmetic expression relating to a method of interpreting a mask pattern and a result image drawing corresponding to the type of operation. By so doing, it is an object of the present invention to provide an image processing device that can increase the drawing speed by the mask pattern and simplify the drawing program.
本発明の画像処理装置は、マスクパタンの元の画像へ
の重ね方を特定する演算命令及びマスクパタンの解釈の
組合せと、マスクパタンの解釈に応じて変換されるデー
タを用いた、マスクパタンのデータと元の画像のデータ
間での演算式とを対応付けて予め記憶しておき、指定さ
れた演算命令及びマスクパタンの解釈に応じて、対応付
けて記憶されている演算式を読み出し実行して結果の画
像の描画データを得ることを特徴とする。The image processing apparatus of the present invention uses a combination of an operation command that specifies how to overlay a mask pattern on an original image and an interpretation of the mask pattern, and data that is converted according to the interpretation of the mask pattern. The data and the arithmetic expression between the original image data are stored in advance in association with each other, and the arithmetic expression stored in association with each other is read out and executed according to the interpretation of the specified arithmetic instruction and the mask pattern. The result is that the drawing data of the resulting image is obtained.
本発明の画像処理装置は、マスクパタンの解釈及び元
の画像へのマスクパタンの重ね合わせ方を決定する演算
命令が指定されると、これらの組合せに対応付けて記憶
されている演算式を直ちに読み出して実行し、結果の画
像の描画データを得る。The image processing apparatus of the present invention, when an operation command for determining the interpretation of the mask pattern and the method of superimposing the mask pattern on the original image is designated, immediately stores the operation expression stored in association with these combinations. It is read and executed, and the drawing data of the resulting image is obtained.
以下、本発明をその実施例を示す図面に基づいて説明
する。Hereinafter, the present invention will be described with reference to the drawings illustrating an embodiment thereof.
第1図は本発明に係る画像処理装置(以下、本発明装
置という)の構成を示すブロック図であって、図中1は
画像処理装置である。画像処理装置1には画像処理の結
果を表示するCRT2及びこれを印写するプリンタ3がそれ
ぞれケーブル4,5によって接続されている。画像処理装
置1の主記憶12aは、描画プログラムを記憶するととも
に、マスクパタンの解釈方法及び指定された演算の各組
合せと結果の画像の描画に関する描画演算式を対応付け
てテーブル121aに記憶している。マイクロプロセッサ11
aはテーブル121aを参照しながら主記憶12aが記憶する描
画プログラムを実行してビデオRAM(VRAM)13上にイメ
ージを展開し、CRTコントローラ(CRTC)14はVRAM13上
に展開されたイメージをビデオ信号に変換してCRT2上に
図形を表示させる。インタフェース回路(I/F)16は画
像処理装置1の周辺機器と画像処理装置1との間でのデ
ータ入出力を制御する。また、画像処理装置1の各部は
データを転送する内部バス15で接続されている。FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to the present invention (hereinafter referred to as an apparatus of the present invention), in which 1 is an image processing apparatus. A CRT 2 for displaying a result of image processing and a printer 3 for printing the image are connected to the image processing apparatus 1 by cables 4 and 5, respectively. The main memory 12a of the image processing apparatus 1 stores a drawing program, and stores in the table 121a the correspondence between the method of interpreting the mask pattern and the specified operation and the drawing operation formula for drawing the resulting image in association with each other. There is. Microprocessor 11
a refers to the table 121a to execute a drawing program stored in the main memory 12a to develop an image on the video RAM (VRAM) 13, and a CRT controller (CRTC) 14 outputs the image developed on the VRAM 13 to a video signal. Convert to and display the figure on CRT2. The interface circuit (I / F) 16 controls data input / output between the peripheral device of the image processing apparatus 1 and the image processing apparatus 1. Further, each unit of the image processing apparatus 1 is connected by an internal bus 15 that transfers data.
第2図は、テーブル121aにおけるデータの記憶状態を
示す概念図である。テーブル121aには、マスクパタンの
“0"“1"の解釈“0",“1"又は“透明”と、元のデータ
へのマスクパタンの重ね方に係る4種類の演算“STORE
(元のデータとの演算を行わない)”“XOR"“OR"又は
“AND"との各組合せに対付けて、結果の画像を得るため
に行うマスクパタンと元データとの間での描画演算式が
記述されている。FIG. 2 is a conceptual diagram showing a storage state of data in the table 121a. The table 121a has an interpretation of “0”, “1” of the mask pattern “0”, “1” or “transparent” and four kinds of operations “STORE” relating to the way of overlaying the mask pattern on the original data.
Drawing between the mask pattern and the original data to obtain the resulting image by matching each combination of "XOR", "OR" or "AND" (does not calculate with the original data) The arithmetic expression is described.
例えば、マスクパタンの“0"に対応するビットを“透
明”、“1"に対応するビットを“0"に指定して得られる
マスクパタンと元データとの“AND"の画像データを求め
るには、テーブル121aを参照すれば、直ちに描画演算
式、 dst(AND)▲▼ …(5) が求まるので、少ない演算ステップ数で所要結果を得る
ことができる。従来では、同様の結果は、第8図に示す
場合分けを経て演算式を得た後、演算式を実行する
必要があった。For example, to obtain image data of "AND" of the mask pattern obtained by designating the bit corresponding to "0" of the mask pattern as "transparent" and the bit corresponding to "1" as "0", and the original data. With reference to the table 121a, the drawing arithmetic expression, dst (AND) ▲ ▼ (5) can be immediately obtained, so that the required result can be obtained with a small number of arithmetic steps. Conventionally, for the same result, it was necessary to execute the arithmetic expression after obtaining the arithmetic expression through the case classification shown in FIG.
第3図は本発明装置によるマスクパタンを用いた描画
方法の手順を説明するフローチャートである。テーブル
121aを検索し(S21)、テーブル121aから得られた描画
演算を実行する(S22)。テーブル121aの検索によって
演算を描画演算に変換するので、マスクパタンの解釈方
法によって場合分けする必要がなくなり、処理の高速化
及び処理プログラムの簡略化を図ることができる。FIG. 3 is a flow chart for explaining the procedure of a drawing method using a mask pattern according to the device of the present invention. table
121a is searched (S21), and the drawing operation obtained from the table 121a is executed (S22). Since the calculation is converted into the drawing calculation by searching the table 121a, it is not necessary to sort the cases depending on the method of interpreting the mask pattern, and the processing speed can be increased and the processing program can be simplified.
なお、本実施例ではテーブル121aを主記憶12内に記憶
する構成としたが、これに限るものではなく、マイクロ
プロセッサ11aがアクセスできるデバイス内であればい
ずれのデバイス内であってもよい。Although the table 121a is stored in the main memory 12 in this embodiment, the present invention is not limited to this, and may be in any device as long as the device can be accessed by the microprocessor 11a.
また、本実施例では4種類の画像間の演算について説
明したが、演算の種類は4種類に限るものではない。Further, in the present embodiment, the calculation between four types of images has been described, but the type of calculation is not limited to four.
また、第4図は本発明装置の他の実施例構成を示すブ
ロック図であって、マイクロプロセッサ11bとして、画
像間の演算を描画モードとして指定することにより演算
を実行する描画命令を有するマイクロプロセッサ(例:M
33210)を用いる。マイクロプロセッサ11bは指定された
描画モードを記憶する内部レジスタ111b(M33210ではR5
に相当)を有する。他の構成は前記実施例と同様であっ
て、同一部分に同一符号を付してその説明を省略する。FIG. 4 is a block diagram showing the configuration of another embodiment of the device of the present invention. As the microprocessor 11b, a microprocessor having a drawing instruction for executing an operation by designating an operation between images as a drawing mode. (Example: M
33210) is used. The microprocessor 11b uses the internal register 111b (R5 in the M33210 to store the specified drawing mode).
Equivalent to). The other structure is the same as that of the above-described embodiment, and the same portions are denoted by the same reference numerals and the description thereof is omitted.
第5図は本実施例によるマスクパタンを用いた描画方
法の手順を説明するフローチャートである。テーブル12
1bを参照して求めた演算を描画モードトとして内部レジ
スタ111bに設定し(S23)、マイクロプロセッサ11bが描
画命令を実行し(S24)、結果の画像の描画データが得
られる。FIG. 5 is a flow chart for explaining the procedure of the drawing method using the mask pattern according to this embodiment. Table 12
The calculation obtained by referring to 1b is set in the internal register 111b as the drawing mode (S23), the microprocessor 11b executes the drawing command (S24), and the resulting image drawing data is obtained.
以上のように、本実施例におけるマイクロプロセッサ
は描画命令(M33210ではBVMAP命令、BVPAT命令)を有す
るので、描画モード毎に異なる演算式のルーチンを設け
る必要がなく、描画命令を実行するルーチンだけで希望
する描画演算が実行され、描画速度が極めて速い。As described above, since the microprocessor in this embodiment has the drawing instruction (BVMAP instruction, BVPAT instruction in M33210), it is not necessary to provide a different arithmetic expression routine for each drawing mode. The desired drawing operation is executed and the drawing speed is extremely high.
さらに、演算モードは数値として内部レジスタ(R5)
111bに設定されるので、画像間の演算モードを内部レジ
スタ(R5)111bに設定すべき描画モードの数値に変換し
て主記憶12aのテーブル121aに格納しておく構成とする
こともできる。その場合、演算モードを描画モードの数
値に変換することなく、テーブルを検索した結果得られ
る数値をそのまま内部レジスタ(R5)111bに格納し、そ
れからBVMAP命令又はBVPAT命令を実行すればよい。In addition, the arithmetic mode is a numeric register (R5)
Since it is set to 111b, the calculation mode between images can be converted into the value of the drawing mode to be set in the internal register (R5) 111b and stored in the table 121a of the main memory 12a. In that case, the numerical value obtained as a result of searching the table may be stored in the internal register (R5) 111b as it is without converting the arithmetic mode into the numerical value of the drawing mode, and then the BVMAP instruction or the BVPAT instruction may be executed.
以上のように、本発明装置は、マスクパタンの解釈及
び画像間の演算と、解釈に応じて元の画像のデータ又は
マスクパタンのデータを変換して結果の画像を得るべく
実施する演算式とを対応付けて予め記憶しておく構成と
することにより、元の画像にマスクパタンを重ねて結果
の画像を得る際、直ちに結果の画像を描画する演算を実
行できるので描画速度が速く、また、マスクパタンの解
釈方法及び画像間の演算と描画に係る演算式との組合せ
毎に演算のルーチンを設ける必要がなく、描画プログラ
ムを簡略化し得るという優れた効果を奏する、As described above, the device of the present invention interprets a mask pattern and performs an operation between images, and an arithmetic expression that is executed to obtain the resulting image by converting the data of the original image or the data of the mask pattern according to the interpretation. By correlating and storing in advance in advance, when the mask pattern is superimposed on the original image to obtain the resulting image, it is possible to immediately execute the operation of drawing the resulting image, so that the drawing speed is high, and There is no need to provide a calculation routine for each combination of the mask pattern interpretation method and the calculation between images and the calculation formula related to the drawing, and the excellent effect that the drawing program can be simplified is achieved.
第1図は本発明装置の構成を示すブロック図、第2図は
テーブルの記憶状態を示す概念図、第3図は本発明装置
による描画手順を説明するフローチャート、第4図は本
発明装置の他の実施例構成を示すブロック図、第5図は
本発明装置の他の実施例による描画手順を説明するフロ
ーチャート、第6図は従来装置の構成を示すブロック
図、第7図はマスクパタンによる描画結果のデータを示
す概念図、第8図は従来装置による描画手順を説明する
フローチャートである。 1……画像処理装置、2……CRT、3……プリンタ、11
a,11b……マイクロプロセッサ、12a……主記憶、13……
VRAM、14……CRTC、16……I/F、121a……テーブル、111
b……内部レジスタ なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing a configuration of the device of the present invention, FIG. 2 is a conceptual diagram showing a storage state of a table, FIG. 3 is a flow chart for explaining a drawing procedure by the device of the present invention, and FIG. FIG. 5 is a block diagram showing the construction of another embodiment, FIG. 5 is a flow chart for explaining a drawing procedure according to another embodiment of the apparatus of the present invention, FIG. 6 is a block diagram showing the construction of a conventional apparatus, and FIG. 7 is a mask pattern. FIG. 8 is a conceptual diagram showing the data of the drawing result, and FIG. 8 is a flow chart for explaining the drawing procedure by the conventional device. 1 ... Image processing device, 2 ... CRT, 3 ... Printer, 11
a, 11b …… Microprocessor, 12a …… Main memory, 13 ……
VRAM, 14 …… CRTC, 16 …… I / F, 121a …… table, 111
b ... Internal register In the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
時における該データの解釈が可変であるマスクパタンを
元の画像に重ねて結果の画像を得る際、前記解釈に応じ
てマスクパタンのデータ又は元の画像のデータを変換
し、変換したデータを用いて結果の画像を得る画像処理
装置において、 元の画像へのマスクパタンの重ね方を特定する演算命令
及び前記解釈の組合せと、該解釈により変換されるデー
タを用いた、マスクパタンのデータ及び元の画像のデー
タ間での演算式とを対応付けて記憶する記憶手段と、 前記演算命令を指定する手段と、 マスクパタンの解釈を指定する手段と、 指定された演算命令及びマスクパタンの解釈に応じて、
対応する演算式を前記記憶手段から読み出して実行する
手段と を備えたことを特徴とする画像処理手段。1. When obtaining a resulting image by superimposing a mask pattern whose data structure is predetermined and whose interpretation is variable at the time of drawing on the original image, the data of the mask pattern is obtained according to the interpretation. Alternatively, in an image processing apparatus for converting data of an original image and obtaining a resulting image by using the converted data, a combination of an operation command for specifying how to overlay a mask pattern on the original image and the interpretation, and the interpretation Storage means for storing the mask pattern data and the arithmetic expression between the original image data in association with each other, the means for designating the arithmetic command, and the interpretation of the mask pattern Depending on the means to do and the interpretation of the specified operation command and mask pattern,
Image processing means for reading and executing a corresponding arithmetic expression from the storage means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324280A JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04190465A JPH04190465A (en) | 1992-07-08 |
| JP2522112B2 true JP2522112B2 (en) | 1996-08-07 |
Family
ID=18164043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324280A Expired - Lifetime JP2522112B2 (en) | 1990-11-26 | 1990-11-26 | Image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522112B2 (en) |
-
1990
- 1990-11-26 JP JP2324280A patent/JP2522112B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04190465A (en) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (en) | Image display unit | |
| JPH0926770A (en) | Data string generating method, computer operating method, pixel value set generating method, and computer | |
| JP2522112B2 (en) | Image processing device | |
| JPS6321694A (en) | Graphic processor | |
| JP3683598B2 (en) | Data-driven information processing device | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JP3066060B2 (en) | Polygonal approximation method for Besee curve section | |
| JP4315626B2 (en) | Information processing method in memory controller of data driven information processing apparatus | |
| JPS5882296A (en) | Dot matrix display system | |
| JP2508190B2 (en) | Drawing method | |
| JP3337385B2 (en) | Display control circuit | |
| JP2765051B2 (en) | Combination method of binary image information | |
| KR100195199B1 (en) | Metaline mode destination address generation circuit and graphic controller using the same | |
| JPS5853387B2 (en) | Vector instruction processing method | |
| JPH03250379A (en) | High speed processing system for image processor | |
| JPS6045455B2 (en) | Program progress indicator | |
| JPH03177895A (en) | Outline font development device | |
| JPH03130878A (en) | Segment data register and display system | |
| JPS62131378A (en) | Control system for continuous color painting out | |
| JPH01145784A (en) | Transparent copy method for bitmap display devices | |
| JPS6162141A (en) | Logic-type information processing device | |
| JPS62241039A (en) | Logic simulator | |
| JPS636594A (en) | Character pattern processor | |
| JPH0528399B2 (en) | ||
| JPH0635442A (en) | Data converting device |