JPH04192350A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04192350A
JPH04192350A JP2318616A JP31861690A JPH04192350A JP H04192350 A JPH04192350 A JP H04192350A JP 2318616 A JP2318616 A JP 2318616A JP 31861690 A JP31861690 A JP 31861690A JP H04192350 A JPH04192350 A JP H04192350A
Authority
JP
Japan
Prior art keywords
wiring
fixed
layout
alteration
logic block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2318616A
Other languages
English (en)
Inventor
Hiroaki Nishimori
西森　弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2318616A priority Critical patent/JPH04192350A/ja
Priority to US07/797,034 priority patent/US5233241A/en
Publication of JPH04192350A publication Critical patent/JPH04192350A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の周辺部入出力バッファ制御回路に関する。
〔従来の技術〕
従来の半導体集積回路装置のブロック図の一例を第７図
に示す。第７図において、３つのパッド１．２．３と、
２つの入力バノファ１０’、１２と、１つの出力バシフ
ァ１１と、配置配線固定である論理ブロック３００と、
配置固定で配線が可変である論理ブロック２００′とで
チップを構成している。
次にレイアウト作業フローについて説明する。
先ず、配置配線固定である論理ブロック３００と、配置
固定で配線可変である論理ブロック２００′のレイアウ
トを行い、次にパッド１，２．３、入力バンファ１０’
、１２、出力バッファ１１と一緒に配置を行う。配置が
終了すると、回路回や接続情報をもとに各ブロック間の
配線を行う。
また、配置固定で配線可変である論理ブロック２００′
と、配置されている周辺部入出カバソファの配線を変更
することにより、同じ下地で異なる機能のチップを実現
することができる。
〔発明が解決しようとする課題］ この従来の半導体集積回路装置では、端子の属性変更を
含んだ機能変更に際しては、論理部と周辺部人出力バッ
ファとの再配線が必要とされるため、この再配線におい
て論理部と周辺部人出力バッファ部との間で未配線と誤
配線を発生し易いという問題があった。
本発明の目的は、内部論理部と周辺部人出力バッファ間
での未配線と誤配線を防止した半導体集積回路装置を提
供することにある。
〔課題を解決するための手段〕
本発明の半導体集積回路装置は、配置配線が固定されて
いて双方向、入力、出力、トライステートの４つの属性
を有する双方向バッファと、これらの属性を選択する属
性選択回路と、配置固定で配線可変な論理ブロックと、
配置配線固定の論理ブロックとで構成される。
（作用〕 本発明によれば、属性選択回路を備えることで、内部の
配線のみの変更で機能変更が実現できる。
［実施例］ 次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の半導体チップのブロック図
である。配線を変更することで機能変更ができる配置固
定で配線可変な論理ブロック２００と、機能が固定され
ている配置配線固定である論理ブロック３００と、属性
選択回路１００と、双方向バッファ１０と、入力バッフ
ァ１２と、出力バッファ１１と、バッド１，２．３とで
構成している。
ここで、前記属性選択回路１００は、例えば第２図に示
すように、ＯＲゲー）　１０１．ＡＮＤ−ＯＲゲートエ
ｏ２．ＥＸ−ＯＲゲート１０３で構成される。なお、Ｃ
Ａは双方向バッファコントロール信号端子、ＯＡは双方
向バッファ出力信号端子、ＩＡは双方向バッファ入力信
号端子、ＯＢは論理ブロック２００からの信号入力端子
、１Ｂは論理ブロック３００への信号出力端子、ＭＯＤ
Ｏ。
ＭＯＤＩはそれぞれ論理ブロック２００からの双方向バ
ッファ属性選択信号端子である。
また、論理ブロック２００および３００において、それ
ぞれ２０１〜２０６．３０１〜３０４は入出力端子であ
る。
さらに、双方向バッファ１０は、配置配線が固定され、
双方向、入力、出力、トライステートの４つの属性を有
している。
この構成では、配置固定で配線可変である論理ブロック
２００の論理変更を配線変更により行う。
この論理変更に伴う端子属性変更の情報を、配置固定で
配線可変である論理ブロック２００の端子２０１．２０
４から属性選択回路１００の端子ＭＯＤ０．１に入力し
、双方向バッファ１０の属性を決める。このため、論理
変更における配線変更は、配置固定で配線可変である論
理ブロック２００の配線変更のみで可能となる。
具体的動作を第１表に示す。
第１表 内部論理部と周辺部人出力バッファ間の配線はレイアウ
トにもよるが、未配線が最大１％程度の確率で発生する
。また、従来では機能変更ごとに誤配線のチエツクが必
須であった。
しかし、上記の説明より内部論理部と周辺部人出力バッ
ファの配線を固定した状態で機能変更が可能なため、機
能変更時の未配線は発生せず、また誤配線のチエツクも
不要となる。
第３図ないし第６図はそれぞれ本発明における配置固定
で配線可変である論理ブロック２００の内部回路の変形
例を示す図である。
なお、２１０，２１１．２１３はそれぞれ内部回路に設
けられた各種バッファである。
このように、論理ブロック２００内に、入力。
出力、双方向、トライステートの属性を決める回路を取
込むことで、周辺部人出カバソファ１０の属性を決めて
いる。
〔発明の効果〕
以上説明したように本発明は、属性選択回路を備えるこ
とにより、端子の属性変更を含んだ機能変更では、内部
の配線のみの変更を行うため、内部論理部と周辺部人出
力バッファ間で未配線や誤配線が生じないという効果を
得ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第２図は第１
図の属性選択回路の内部回路図、第３図ないし第６図は
それぞれ配置固定で配線可能な論理プロ・ツクの異なる
内部回路図、第７図は従来例のブロック図である。 １．２．３・・・パッド、１０・・・双方向バッファ、
１０’、１２・・・入力バッファ、１１・・・出カバ′
ツファ、１００・・・属性選択回路、２００．２００’
・・・配置固定で配線可変な論理ブロック、３００・・
・配置配線固定な論理ブロック。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. １、配置配線が固定されていて双方向、入力、出力、ト
    ライステートの４つの属性を有する双方向バッファと、
    これらの属性を選択する属性選択回路と、配置固定で配
    線可変な論理ブロックと、配置配線固定の論理ブロック
    とを備えることを特徴とする半導体集積回路装置。
JP2318616A 1990-11-24 1990-11-24 半導体集積回路装置 Pending JPH04192350A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2318616A JPH04192350A (ja) 1990-11-24 1990-11-24 半導体集積回路装置
US07/797,034 US5233241A (en) 1990-11-24 1991-11-25 Semicustom made integrated circuit equipped with controller for input/output buffers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318616A JPH04192350A (ja) 1990-11-24 1990-11-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH04192350A true JPH04192350A (ja) 1992-07-10

Family

ID=18101128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318616A Pending JPH04192350A (ja) 1990-11-24 1990-11-24 半導体集積回路装置

Country Status (2)

Country Link
US (1) US5233241A (ja)
JP (1) JPH04192350A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950012B2 (ja) * 1992-04-08 1999-09-20 日本電気株式会社 マイクロコンピュータ
US5357152A (en) * 1992-11-10 1994-10-18 Infinite Technology Corporation Logic system of logic networks with programmable selected functions and programmable operational controls
JP3313848B2 (ja) * 1992-11-10 2002-08-12 インフィニット テクノロジー コーポレーション ロジックネットワーク
US5432465A (en) * 1994-05-06 1995-07-11 Windbond Electronics Corp. Integrated circuit switchable between a line driver function and a bidirectional transceiver function during the packaging stage of the integrated circuit
US5656959A (en) * 1995-11-24 1997-08-12 International Microcircuits, Inc. Clock synthesizer dual function pin system and method therefor
US5804985A (en) * 1996-04-02 1998-09-08 Motorola, Inc. Programmable output buffer and method for programming
JP2000276210A (ja) * 1999-01-21 2000-10-06 Giichi Kuze ゲートアレイ構成の読み出し専用のシーケンス・コントローラ
US6496058B1 (en) 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US9448274B2 (en) * 2014-04-16 2016-09-20 Teradyne, Inc. Circuitry to protect a test instrument

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell
US5046035A (en) * 1987-08-26 1991-09-03 Ict International Cmos Tech., Inc. High-performance user programmable logic device (PLD)
JPS6478023A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Programmable logic device
US4987319A (en) * 1988-09-08 1991-01-22 Kawasaki Steel Corporation Programmable input/output circuit and programmable logic device

Also Published As

Publication number Publication date
US5233241A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
JP3268740B2 (ja) Ａｓｉｃの設計製造方法、スタンダードセル、エンベッテドアレイ、及びマルチ・チップ・パッケージ
JPH04192350A (ja) 半導体集積回路装置
JPH01289138A (ja) マスタースライス型半導体集積回路
US6845496B2 (en) Semiconductor integrated circuit device using programmable peripheral control
JPS5987537A (ja) 優先度をもつデ−タの制御回路
JPH05198679A (ja) 半導体集積回路装置
JP2910734B2 (ja) レイアウト方法
JP2829994B2 (ja) 半導体集積回路
JPH03147351A (ja) 集積回路パッケージ
JP2614871B2 (ja) 論理集積回路
JPH02306650A (ja) 半導体装置
JPH02112777A (ja) 半導体集積回路
JPH04373143A (ja) 半導体集積回路装置
JPH0514428B2 (ja)
JPH03265311A (ja) ３状態ｉ／ｏバッファ制御回路
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
JPS61160951A (ja) 集積回路装置
JPS62293821A (ja) 論理集積回路
JPS59159961U (ja) 半導体回路装置
JPS63161655A (ja) 半導体集積回路
JPS62296544A (ja) 半導体集積回路装置
JPH07254628A (ja) 半導体装置
JPS6022356A (ja) 大規模集積回路
JPH042150A (ja) 半導体集積回路
JPH02306651A (ja) 半導体装置