JPH04192353A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH04192353A JPH04192353A JP2317755A JP31775590A JPH04192353A JP H04192353 A JPH04192353 A JP H04192353A JP 2317755 A JP2317755 A JP 2317755A JP 31775590 A JP31775590 A JP 31775590A JP H04192353 A JPH04192353 A JP H04192353A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminals
- capacitor
- integrated circuit
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子機器に用いるプリント配線基板上に実装
するＩＣ−ＬＳＩのビン配列、及び、その構造に関する
。
するＩＣ−ＬＳＩのビン配列、及び、その構造に関する
。
従来のＬＳＩは、日立８／１６ビツトマイクロコンピユ
一タ周辺ＬＳＩデータブック（８９年９月発行）Ｋ記載
されているように、ＡＧＮＤ１端子（５０番ビン）とＧ
ＯＭＰ端子（５７番ピン）間には電気容量を接続するこ
とになっているにも係らず二端子は離れて配置されてお
シ、また、バイパスコンデンサを最短距離に接続する必
要のある電源、グランド端子間も離れて配置されている
。
一タ周辺ＬＳＩデータブック（８９年９月発行）Ｋ記載
されているように、ＡＧＮＤ１端子（５０番ビン）とＧ
ＯＭＰ端子（５７番ピン）間には電気容量を接続するこ
とになっているにも係らず二端子は離れて配置されてお
シ、また、バイパスコンデンサを最短距離に接続する必
要のある電源、グランド端子間も離れて配置されている
。
上記従来技術は、特定の電気容量を端子間に必要として
いるにも係らす端子が離れて＾るため、プリント配線基
板上に配線が必要であ）、個別部品を使用するため、プ
リント基板組立部品の点数が増加し、工数が多い丸め装
造原価も高く、実装密度が低下し、電源端子とグランド
膚子が離れているため、バイパスコンデンサを近い距離
に配置する限界があｆｉ、ＬＳＩのスイッチング速度が
高速化すると、電源・グランド間ノイズをおさえる事が
できなくなるという問題があった。
いるにも係らす端子が離れて＾るため、プリント配線基
板上に配線が必要であ）、個別部品を使用するため、プ
リント基板組立部品の点数が増加し、工数が多い丸め装
造原価も高く、実装密度が低下し、電源端子とグランド
膚子が離れているため、バイパスコンデンサを近い距離
に配置する限界があｆｉ、ＬＳＩのスイッチング速度が
高速化すると、電源・グランド間ノイズをおさえる事が
できなくなるという問題があった。
本発明の目的は、個別部品であるコンデンサをＬＳＩと
の最短距離に配置し、実装の高密度化を図ることＫあ）
、さらに、高速スイッチング動作でも、電源・グランド
間ノイズ発生の少ないＬＳＩを提供することにある。
の最短距離に配置し、実装の高密度化を図ることＫあ）
、さらに、高速スイッチング動作でも、電源・グランド
間ノイズ発生の少ないＬＳＩを提供することにある。
上記目的を達成する九め尤、本発明は電気容量を設ける
必要のある二電子を隣接して配列する手段と、最短距離
に配置する必要のあるコンデンサをＩＣ−ＬＳＩパッケ
ージ内に内蔵したものである。
必要のある二電子を隣接して配列する手段と、最短距離
に配置する必要のあるコンデンサをＩＣ−ＬＳＩパッケ
ージ内に内蔵したものである。
〔作用〕
電気容量を設ける必要のある二層子を隣接して配列する
ことにより、最短配線もしくは配線なしでコンデンサ金
接続することができるために、プリント基板の高密度実
装を実現できる。また、隣接しているためにＩＣパッケ
ージ内にコンデンサを内蔵することも容易となる。その
ようにコンデンサをＩ Ｃハラケージ内に内蔵すること
によ）スイッチング素子と、そのスイッチング動作電流
を補充するコンデンサとの距離が近づく丸め、高速スイ
ッチング動作時の電源・グランド間ノイズを低減するこ
とができる。
ことにより、最短配線もしくは配線なしでコンデンサ金
接続することができるために、プリント基板の高密度実
装を実現できる。また、隣接しているためにＩＣパッケ
ージ内にコンデンサを内蔵することも容易となる。その
ようにコンデンサをＩ Ｃハラケージ内に内蔵すること
によ）スイッチング素子と、そのスイッチング動作電流
を補充するコンデンサとの距離が近づく丸め、高速スイ
ッチング動作時の電源・グランド間ノイズを低減するこ
とができる。
以下、本発明の実施例を第１図から第４図を用いて説明
する。
する。
第１図は、本発明の一実施例のＩＣの斜視図であり、図
中、１はＩＣ本体、２はＩＣチップ、５はボンディング
ワイヤ、４はビン、５はエポキシレジン等のモールド材
料、６はチップコンデンサである。４−１ビンと４−２
ビンの間に、例えば、位相補償用のコンデンサを接続す
る必要がある丸め、とのニビンを隣接して配列すること
によシモールド材料５内のピンチ上にチップ型のコンデ
ンサを配置することが可能となる。チップ型部品は、３
２１６タイプさら２０１２タイプへ、さらに：１６０８
タイプへと小製化が進み、ＩＣ内に配置する事が可能な
大きさになってきつつある。第１図ではＦｌ接するビン
の組は一つしか記していないが、同−ＩＣ内には細組存
在してもよい。チップコンデンサ６も、−個のみ記しで
あるが、−組の隣接するビンの組に何個搭載してもよい
。この様だ、電気容量を設ける事が必要なニピンを隣接
配量する事によ）、チップ型部品の内部搭載を容易とし
、かつ、動作素子（ＩＣチップ２）に近接して配置する
ことが可能となる。さらに、このことは、プリント基板
組立部品の部品点数全削減し、プリント基板上の余分な
配線パターン管削除することかで惠るので、高密度実装
に寄与する。
中、１はＩＣ本体、２はＩＣチップ、５はボンディング
ワイヤ、４はビン、５はエポキシレジン等のモールド材
料、６はチップコンデンサである。４−１ビンと４−２
ビンの間に、例えば、位相補償用のコンデンサを接続す
る必要がある丸め、とのニビンを隣接して配列すること
によシモールド材料５内のピンチ上にチップ型のコンデ
ンサを配置することが可能となる。チップ型部品は、３
２１６タイプさら２０１２タイプへ、さらに：１６０８
タイプへと小製化が進み、ＩＣ内に配置する事が可能な
大きさになってきつつある。第１図ではＦｌ接するビン
の組は一つしか記していないが、同−ＩＣ内には細組存
在してもよい。チップコンデンサ６も、−個のみ記しで
あるが、−組の隣接するビンの組に何個搭載してもよい
。この様だ、電気容量を設ける事が必要なニピンを隣接
配量する事によ）、チップ型部品の内部搭載を容易とし
、かつ、動作素子（ＩＣチップ２）に近接して配置する
ことが可能となる。さらに、このことは、プリント基板
組立部品の部品点数全削減し、プリント基板上の余分な
配線パターン管削除することかで惠るので、高密度実装
に寄与する。
第２図は、ＸＣの他Ｏ実施例の斜視図であシ、図中の符
号は第１図で用いたものと同じである。
号は第１図で用いたものと同じである。
第１図と同様ビン４−１とビン４−２の間には電気容量
を設ける必要があシ、隣接して配列しである。ＩＣパッ
ケージのモールド材料５の最外部付近は、強度・密べい
度の問題等からチップコンデンサ６の配置は制限される
丸め、容量、耐圧の大きな、内蔵不可能な大きさのチッ
プコンデンサ６を、ガルウィング型のビン４の水平部分
に搭載する。この場合、チップコンデンサ乙の電極外形
寸法は、以下の範囲にとどめる必要があり、この事が特
徴と表る。チップコンデンサ６の電極間の最小距離は、
ビン４−１とビン４−２の向かい合った内側の距離以上
であ）、電極の最外側間距離は、ビン４−１とビン４−
２の向か匹合った外側の距離以内である。また、はんだ
付は後の検査の都合上、ビン４の上に搭載したくない場
合は、ビン４−１とビン４−２から、その延長上に引い
たプリント基板上のパタンの上のりフローパッド上に配
置しても、パターン長は最短にする事ができる。
を設ける必要があシ、隣接して配列しである。ＩＣパッ
ケージのモールド材料５の最外部付近は、強度・密べい
度の問題等からチップコンデンサ６の配置は制限される
丸め、容量、耐圧の大きな、内蔵不可能な大きさのチッ
プコンデンサ６を、ガルウィング型のビン４の水平部分
に搭載する。この場合、チップコンデンサ乙の電極外形
寸法は、以下の範囲にとどめる必要があり、この事が特
徴と表る。チップコンデンサ６の電極間の最小距離は、
ビン４−１とビン４−２の向かい合った内側の距離以上
であ）、電極の最外側間距離は、ビン４−１とビン４−
２の向か匹合った外側の距離以内である。また、はんだ
付は後の検査の都合上、ビン４の上に搭載したくない場
合は、ビン４−１とビン４−２から、その延長上に引い
たプリント基板上のパタンの上のりフローパッド上に配
置しても、パターン長は最短にする事ができる。
第５図は、本発明の一実施例のＩＣの断面図である。図
中、第１図と同一符号のものは、第１図と同じ名称でち
ゃ、７は絶縁材、８はグランド電極、９は絶縁誘電材、
１０は電源電極、１１は導体であシ、１１−１はビン４
−１と電源電極１０を接続する導体であシ、他とは絶縁
されている、１１−２はビン４−２とグランド電極８を
接続するものである。このように、ＩＣ本体１の内部下
部に、平板電極をもち、静電容量を確保する事によ）、
バイパスコンデンサの最短距離配置が可能となる。この
場合、コンデンサの必要なビン４を隣接して配列する必
要はない。
中、第１図と同一符号のものは、第１図と同じ名称でち
ゃ、７は絶縁材、８はグランド電極、９は絶縁誘電材、
１０は電源電極、１１は導体であシ、１１−１はビン４
−１と電源電極１０を接続する導体であシ、他とは絶縁
されている、１１−２はビン４−２とグランド電極８を
接続するものである。このように、ＩＣ本体１の内部下
部に、平板電極をもち、静電容量を確保する事によ）、
バイパスコンデンサの最短距離配置が可能となる。この
場合、コンデンサの必要なビン４を隣接して配列する必
要はない。
第４因はＩＣ内部に構成するコンデンサの平面及び側面
図である。電気容量を設ける必要のあるビン４−１と４
−２を隣接させ、幅を大きく広げて上下に重ね、その間
に絶縁誘電材９を挿入して必要な電気容量が得られる。
図である。電気容量を設ける必要のあるビン４−１と４
−２を隣接させ、幅を大きく広げて上下に重ね、その間
に絶縁誘電材９を挿入して必要な電気容量が得られる。
この様な方法により、ｆｃ内部にコンデンサを持つこと
により、プリント基板組立部品点数の削減、高速スイッ
チング素子の電源グランド間ノイズＯ低減等の効果があ
る。
により、プリント基板組立部品点数の削減、高速スイッ
チング素子の電源グランド間ノイズＯ低減等の効果があ
る。
本発明だよれば、ＩＣとＩＣＫ必要なコンデンサを同一
モールド内に収納するので、プリント基板組立部品点数
の減少だよる工数の削減及び、実装面積の減少に二る装
置の小型化・扁密度実装化の効果がある。
モールド内に収納するので、プリント基板組立部品点数
の減少だよる工数の削減及び、実装面積の減少に二る装
置の小型化・扁密度実装化の効果がある。
また、バイパスコンデンサをＩＣ内部に持つためＩＣチ
ップとバイパスコンデンサの距離を短縮することができ
るため、高速スイッチングＩＣの電源・グランド間ノイ
ズの低減が可能とな）、高速スイッチングＩＣの利用が
容易となる。
ップとバイパスコンデンサの距離を短縮することができ
るため、高速スイッチングＩＣの電源・グランド間ノイ
ズの低減が可能とな）、高速スイッチングＩＣの利用が
容易となる。
第１図は本発明の一実施例のＩＣの斜視図、菖２図はＩ
Ｃ他の実施例の斜視図、第Ｓ図は本発明のＩＣの断面図
、第４図はＩＣ内部に構成するコンデンサの平面図（ａ
）及び側面図（ｂ）である。 １°・・ＩＣ本体、２・・・ＩＣチップ、３・・・ホン
ディングワイヤ、４・・・ビン、５・・・モールド材料
、６・・・チップコンデンサ、７・・・絶縁材、ａ・・
・グランド電極、９・・・絶縁誘電材、１０・・・電源
電極、１１・・・導体。 一ヲ＝−二二ン２、 一二二、Ｆ：ｔ、７
Ｃ他の実施例の斜視図、第Ｓ図は本発明のＩＣの断面図
、第４図はＩＣ内部に構成するコンデンサの平面図（ａ
）及び側面図（ｂ）である。 １°・・ＩＣ本体、２・・・ＩＣチップ、３・・・ホン
ディングワイヤ、４・・・ビン、５・・・モールド材料
、６・・・チップコンデンサ、７・・・絶縁材、ａ・・
・グランド電極、９・・・絶縁誘電材、１０・・・電源
電極、１１・・・導体。 一ヲ＝−二二ン２、 一二二、Ｆ：ｔ、７
Claims (1)
- 【特許請求の範囲】 １、シリコンやガリウムヒ素等で作られた集積回路チッ
プをプラスチックやセラミックでモールドしその外に電
気的端子を持つＩＣにおいて、モールド材料の中にコン
デンサを内蔵することを特徴とする集積回路。 ２、二本の端子間に所望の電気容量を持つ必要のある端
子を備えたＩＣにおいて、 前記端子の組を隣接して配置することを特徴とする集積
回路。 ３、電極間距離がＩＣの二端子内側距離以上で、前記電
極の最外側がＩＣの二端子外側距離以内で、かつ、前記
電極の幅がＩＣのガルウィング型端子の水平部分以内で
あることを特徴とするチップ型コンデンサ。 ４、ＩＣのガルウィング型端子の水平部分の上部にチッ
プ型部品をはんだ付けにより搭載することを特徴とする
電気部品実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317755A JPH04192353A (ja) | 1990-11-26 | 1990-11-26 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317755A JPH04192353A (ja) | 1990-11-26 | 1990-11-26 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192353A true JPH04192353A (ja) | 1992-07-10 |
Family
ID=18091680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317755A Pending JPH04192353A (ja) | 1990-11-26 | 1990-11-26 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990029740A (ko) * | 1997-09-18 | 1999-04-26 | 갈라스 윌리엄 이 | 개선된 ｒｆ 일렉트로닉스 패키지 |
| JP2006278355A (ja) * | 2005-03-25 | 2006-10-12 | Nec Corp | 集積回路パッケージ組立構造及び集積回路パッケージの製造方法 |
-
1990
- 1990-11-26 JP JP2317755A patent/JPH04192353A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990029740A (ko) * | 1997-09-18 | 1999-04-26 | 갈라스 윌리엄 이 | 개선된 ｒｆ 일렉트로닉스 패키지 |
| JP2006278355A (ja) * | 2005-03-25 | 2006-10-12 | Nec Corp | 集積回路パッケージ組立構造及び集積回路パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4273098B2 (ja) | 多層プリント回路板 | |
| US6418029B1 (en) | Interconnect system having vertically mounted passive components on an underside of a substrate | |
| US5283717A (en) | Circuit assembly having interposer lead frame | |
| US5834832A (en) | Packing structure of semiconductor packages | |
| US8089149B2 (en) | Semiconductor device | |
| JPH0534826B2 (ja) | ||
| KR100543853B1 (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
| US20040125580A1 (en) | Mounting capacitors under ball grid array | |
| US6636416B2 (en) | Electronic assembly with laterally connected capacitors and manufacturing method | |
| US6160307A (en) | Semiconductor packages having split die pad | |
| US6642811B2 (en) | Built-in power supply filter for an integrated circuit | |
| US20230215821A1 (en) | Configurable capacitor | |
| JP3787037B2 (ja) | 半導体モジュール | |
| KR20030076346A (ko) | Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치 | |
| US5243496A (en) | Molded case integrated circuit with a dynamic impedance reducing device | |
| JPS6256664B2 (ja) | ||
| US6906910B1 (en) | Structures for implementing integrated conductor and capacitor in SMD packaging | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JP4908091B2 (ja) | 半導体装置 | |
| CN114551391A (zh) | 一种低电磁干扰的功率半导体模块的封装架构 | |
| US20050045987A1 (en) | Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure | |
| JPH04186667A (ja) | 半導体装置 | |
| US12401142B2 (en) | Circuit module | |
| EP1744604B1 (en) | Amplifier with feedback bridge | |
| KR100828499B1 (ko) | 와이어 본딩 인덕턴스를 감소시키는 반도체 칩 패키지 |