JPH0534826B2 - - Google Patents

Info

Publication number
JPH0534826B2
JPH0534826B2 JP63289037A JP28903788A JPH0534826B2 JP H0534826 B2 JPH0534826 B2 JP H0534826B2 JP 63289037 A JP63289037 A JP 63289037A JP 28903788 A JP28903788 A JP 28903788A JP H0534826 B2 JPH0534826 B2 JP H0534826B2
Authority
JP
Japan
Prior art keywords
chip
tab
power
ground
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63289037A
Other languages
English (en)
Other versions
JPH01181540A (ja
Inventor
Furanshisu Furankenii Richaado
Mitsucheru Raakesu Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01181540A publication Critical patent/JPH01181540A/ja
Publication of JPH0534826B2 publication Critical patent/JPH0534826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、電子デバイスのパツケージングに関
するもので、特に、半導体チツプ・デバイスの
TAB（テープ・オートメーテイツド・ボンデイン
グ）パツケージングの改良に関するものであり、
多数の出力線を有するこうしたデバイスに特に有
用である。
Ｂ 従来技術 従来のTABパツケージングについては、当技
術分野でよく知られている。通常、リール状の装
置に保存するため、幅より長さがはるかに大きい
重合体皮膜に等間隔に開口部を設ける。従来技術
を使用して、導電性の線を、端部を開口部に向け
て片持ちにして、各開口部の周囲に設ける。次
に、これらの端部を、たとえば米国特許第
3887783号明細書に示されているように、各開口
部ごとに１つずつ半導体デバイスに適宜取り付け
る。
TABパツケージは、一般に多数の入出力接続
を有するチツプのパツケージングを可能にし、大
量処理用に容易に自動化することができる。しか
し、このようなパツケージは、ピン・グリツド・
アレイ・パツケージングに使用されるような、相
当する従来技術の接続技法よりも、接続リード線
のインダクタンスが高くなる。
IBMテクニカル・デイスクロージヤ・ブルテ
ン（IBM Technical Disclosure Bulletin）、
Vol.28、No.７、1985年12月、p.2827は、低インダ
クタンス減結合コンデンサ接続に関するもので、
コンデンサをモジユール上のチツプの四隅に置く
ことを開示している。
米国特許第4577214号明細書は、パツケージ中
に低インダクタンスの電力／接地リード線を有す
る半導体パツケージを開示しており、コンデンサ
を使用している。同様に、米国特許第4598307号
明細書では、集積回路チツプにできるだけ近接さ
せて、バイパス・コンデンサを取り付ける必要の
あることを認め、コンデンサの取付けに、デユア
ル・インライン・パツケージの特定の使用してい
ない領域を利用している。
米国特許第4537472号明細書には、テープのフ
レーム内に１つの論理チツプを有する従来技術と
は異なり、複数のTABデバイスを相互接続する
ことが開示されている。さらに、能動集積回路チ
ツプ・デバイスの下側から、実質的に剛性の基板
上に形成したリード・パターンに接続する手段を
開示している。
Ｃ 発明が解決すべき問題点 本発明の目的は、TABパツケージのリード線
インダクタンスの問題を解決するための技術を提
供することである。
Ｄ 問題点を解決するための手段 本発明は、ハイ・ゲート・カウント集積回路の
TABパツケージに関するもので、TABパツケー
ジの重合体層を使つてチツプへ向かう電力リード
線と接地リード線の間に１個または複数の減結合
コンデンサを支持することにより、リード線のイ
ンダクタンスが高いというマイナスの特性を相殺
する手段を提供する。表面装着可能なコンデンサ
及びTABパツケージの第１層に取り付けた皮膜
コンデンサが使用できる。この発明は、それによ
つてTABパツケージの性能特性を大幅に向上さ
せる。
TABパツケージ上の電力リード線及び接地リ
ード線のインダクタンスは、多数の同時スイツチ
ング・ドライバ（SSD）または多数の内部ゲート
のスイツチングによつて大きな開閉電流（di／
dt）が加わるとき、パツケージに通じるリード線
の両端間に電圧降下を生じる。TABパツケージ
は、この特性により高性能用途での使用が限定さ
れ、はるかに高価なパツケージが必要になる。本
発明はTABパツケージの重合体層を使用して、
電力リード線と接地リード線の間でコンデンサを
支持することにより、パツケージの価格の上昇を
避けることができる。
Ｅ 実施例 第２図に本発明のTABパツケージ中のコンデ
ンサの機能を説明する回路を示す。集積回路チツ
プ・デバイス８を破線で示す。電力リード線１０
と接地リード線１２がチツプ・デバイス８とプリ
ント回路板（図示せず）を接続する。コンデンサ
１６は、電力線１０と接地線１２の間に取り付け
られている。
第２のコンデンサ１８は、負荷を駆動するため
過度電流を供給し、これによりデバイスのリード
線の両端間での電圧降下を大幅に減少させる。コ
ンデンサ１８は、表面装着チツプでも、TABパ
ツケージの重合体層（図示せず）に直接接続され
た皮膜コンデンサでもよい。相補ドライバ２２及
び２４は、ドライブ・バイポーラ・トランジスタ
でもFETでもよく、これはチツプ外の出力デバ
イスのドライバ段である。信号線２６は、コンデ
ンサ２８で代表されるチツプ外の負荷に接続され
ている。ドライバ２２及び２４の前の論理回路
は、図示されていない。チツプ上の電力バス３０
及び３２は、多数のドライバ段に給電し、２２及
び２４はその１つを表わすにすぎない。多数のド
ライバが同時に切り換わると、コンデンサ１８に
より過渡電流が供給され、そのためTABリード
線のインダクタンス３４，３６による電圧降下が
減少する。
チツプ上のバス３０，３２のインダクタンスは
３４，３６よりはるかに小さいので、過渡電圧は
最小になる。信号線２６は、チツプ外の負荷（コ
ンデンサ２８）に給電する単一のTAB信号線で
ある。戻り接地リード線３８は、単一の信号リー
ド線より多くの電流を流す。本発明は、多数のド
ライバの電流を流すインダクタンス入力バス３
４，３６の作用を中和するための減結合コンデン
サ１６をTABパツケージの構造の中に組み込む
ものである。
第１図は、半導体デバイスを取り付ける側の反
対側から見たTABパツケージを示す。４個のコ
ンデンサ５２，５４，５６，５８が、従来技術に
よつて柔軟な絶縁性重合体層６４の四隅に形成さ
れた電力線６０及び接地線６２の間に取り付けら
れている。電力入力リード線６０，６２を平行に
かつ近接し配置すると、磁束を相殺すことにより
TABリード線の有効インダクタンスが減少し、
プリント回路カード上のコンデンサ（第２図、１
６）に戻るパスのインピーダンスが低下する。
第３図は、第１図の線３−３の断面図で、コン
デンサ５８、電力線６０、接地線６２、重合体皮
膜６４及び能動集積回路デバイス７０の一隅を示
す。
第４図は、やはり能動集積回路デバイスを取り
付ける側の反対側から見たTABパツケージの平
面図である。この配置によりチツプの設計者は、
すべての電力リード線をチツプ・デバイスの外周
上で接続するという従来の制約条件とは異なり、
チツプ（見えない）の下側に電力リード線をアレ
イ形式で配置することができる。重合体層６４の
開口部７２，７４により、電力入力線７６及び接
地線７８からチツプへの接続が可能になる。コン
デンサ８０は、先に第２図に関して説明したよう
に、電力線７６と接地線７８の間に取り付けられ
る。
第５図は、第４図の線５−５の断面図で、集積
回路チツプ・デバイス７０、重合体皮膜層６４の
一部分、チツプ７０に接続した接地線７８、及び
電力線７６を示す。コンデンサ８０は、電力線７
６と接地線７８の間に取り付けられている。この
ような配置により、チツプの内部接続、すなわち
チツプの外周より内側の領域への接続が可能とな
り、従来のTABパツケージング技術が改善され
る。さらに、第４図及び第５図に示すような配置
により、電圧線と接地線をチツプの中央に接続す
ることを必要とする設計者がパツケージを半導体
デバイスに合わせて電気的に調節することが可能
となる。
この改良により、電圧線と接地線が第４図に示
すように側面から、または四隅からTABチツ
プ・デバイスに入ることができる。チツプ全体に
わたつて接触面積が増大するため、使用できる減
結合コンデンサも大きくなる。バスを四隅に設け
ることにより（第４図には示さず）、信号配線領
域を使用せずに低いインダクタンス入力が可能に
なる。コーナ配線がおそらく上記のコンデンサ取
付け法に好ましい電力取入れ方法である。
第６図は、第５図に示すパツケージの重合体皮
膜６４の一部分の概略平面図である。集積回路チ
ツプ・デバイス８の「フツトプリント」を破線で
示す。第５図に示す内部電力線及び接地線をチツ
プに接続されるための開口部７２及び７４の他
に、チツプと重合体皮膜６４上に形成した内部導
体（図示せず）との間に従来の電気的接続を行な
うための４つの周囲開口部８４が示されている。
外部リード線、重合体皮膜６４上に形成した導体
の端部、及びプリント回路カード基板の表面上の
導電性ランドの電気的相互接続のための開口部８
８が設けられている。
第７図は、第３図の５８または第５図の８０に
類似する減結合コンデンサ９０と、集積回路デバ
イス９５を含むTABデバイス９６を装着する回
路板の内面との接続の概略図である。プリント回
路板１００は、内部電力面１０４及び接地面１０
８を含む。メツキしたスルー・ホール１１０，１
１４も設けられている。コンデンサ９０は、本発
明のTABパツケージの導電性ランド１２０，１
２２に接続されている。ランド１３０及び１３２
は、重合体皮膜６４の表面上にある。デバイス９
５は、TABパツケージの重合体層に支持される
導体（見えない）に取り付けられる。
図は、例示のためのものにすぎず、当業者には
理解されるように、電力線及び接地線の実際の配
置とコンデンサの配置は、集積回路チツプ・デバ
イスの設計及び意図する機能に応じて変わる。
【図面の簡単な説明】
第１図は、本発明の基本概念を示す回路図、第
２図は、重合体層上に取り付けた表面装着可能コ
ンデンサを有するTABパツケージの平面図、第
３図は、第２図の線３−３の断面図、第４図は、
入出力アレイの集積回路チツプへの接続を可能に
するように重合体層上に取り付けたコンデンサの
平面図、第５図は、第４図の線５−５の断面図、
第６図は、本発明によるTABパツケージの重合
体層中の開口部の構造を示す図、第７図は、本発
明のTABパツケージの多面プリント回路カード
への電気的接続を示す概略図である。 ８，７０，９８……集積回路デバイス、１６，
１８，２８，５２，５４，５６，５８，８０，９
０……コンデンサ、１０，６０，７６……電力
線、１２，６２，７８……接地線、６４……重合
体皮膜。

Claims (1)

  1. 【特許請求の範囲】 １ 重合体層と、 上記重合体層の一方の表面に設けられた、電力
    リード線及び接地リード線を含むリード線パター
    ンと、 上記重合体層の他方の表面側に位置する集積回
    路デバイスと、 上記電力リード線及び接地リード線が接続され
    るべき上記集積回路デバイスの領域を露出させる
    ように上記重合体層に形成された、上記集積回路
    デバイスよりも小さな寸法の少なくとも１つの開
    口部と、 減結合コンデンサとよりなり、 上記電力リード線及び接地リード線は上記開口
    部を通して上記集積回路デバイスに接続されてお
    り、 上記減結合コンデンサは上記一方の表面側の上
    記開口部に隣接する位置において上記電力リード
    線と接地リード線との間に接続されていることを
    特徴とするTABパツケージ。
JP63289037A 1988-01-15 1988-11-17 Ｔａｂパツケージ Granted JPH01181540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US145808 1988-01-15
US07/145,808 US4903113A (en) 1988-01-15 1988-01-15 Enhanced tab package

Publications (2)

Publication Number Publication Date
JPH01181540A JPH01181540A (ja) 1989-07-19
JPH0534826B2 true JPH0534826B2 (ja) 1993-05-25

Family

ID=22514647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289037A Granted JPH01181540A (ja) 1988-01-15 1988-11-17 Ｔａｂパツケージ

Country Status (4)

Country Link
US (1) US4903113A (ja)
EP (1) EP0324244B1 (ja)
JP (1) JPH01181540A (ja)
DE (1) DE3852291T2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
USRE36325E (en) * 1988-09-30 1999-10-05 Micron Technology, Inc. Directly bonded SIMM module
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5121053A (en) * 1988-10-11 1992-06-09 Hewlett-Packard Company Tab frame and process of testing same
US4992849A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded board multiple integrated circuit module
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
JPH0336614A (ja) * 1989-07-03 1991-02-18 Mitsumi Electric Co Ltd 回路モジュール
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
US5006963A (en) * 1989-12-18 1991-04-09 Mcdonnell Douglas Corporation Selectable chip carrier
US5200642A (en) * 1989-12-19 1993-04-06 Lsi Logic Corporation Internal capacitor arrangement for semiconductor device assembly
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5006486A (en) * 1990-01-29 1991-04-09 Motorola, Inc. Direct contact TAB method
US5031025A (en) * 1990-02-20 1991-07-09 Unisys Corporation Hermetic single chip integrated circuit package
JPH0727927B2 (ja) * 1990-03-12 1995-03-29 株式会社東芝 テープキャリア
JPH03283459A (ja) * 1990-03-30 1991-12-13 Hitachi Ltd 半導体集積回路装置
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
US5140496A (en) * 1991-01-02 1992-08-18 Honeywell, Inc. Direct microcircuit decoupling
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
GB2284928B (en) * 1993-12-17 1997-07-30 Michael Lawrence Mcgeary Laminated tape
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
SG83700A1 (en) * 1999-01-28 2001-10-16 United Microelectronics Corp Multi-chip chip scale package
JP3615126B2 (ja) 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
US7190069B2 (en) 2001-10-02 2007-03-13 Cardiac Pacemakers, Inc. Method and system of tape automated bonding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2205800B1 (ja) * 1972-11-09 1976-08-20 Honeywell Bull Soc Ind
JPS5546572A (en) * 1978-09-30 1980-04-01 Toshiba Corp Tape carrier for mounting integrated circuit chips
JPS5854499B2 (ja) * 1979-03-20 1983-12-05 富士通株式会社 半導体装置の製造方法
JPS5636147A (en) * 1979-08-31 1981-04-09 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
US4577214A (en) * 1981-05-06 1986-03-18 At&T Bell Laboratories Low-inductance power/ground distribution in a package for a semiconductor chip
USH416H (en) * 1981-08-31 1988-01-05 Rogers Corporation High capacitance flexible circuit
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4539472A (en) * 1984-01-06 1985-09-03 Horizon Technology, Inc. Data processing card system and method of forming same
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection

Also Published As

Publication number Publication date
DE3852291D1 (de) 1995-01-12
EP0324244A3 (en) 1990-04-25
DE3852291T2 (de) 1995-05-24
EP0324244A2 (en) 1989-07-19
EP0324244B1 (en) 1994-11-30
JPH01181540A (ja) 1989-07-19
US4903113A (en) 1990-02-20

Similar Documents

Publication Publication Date Title
US4903113A (en) Enhanced tab package
US5656856A (en) Reduced noise semiconductor package stack
US4744008A (en) Flexible film chip carrier with decoupling capacitors
US5386141A (en) Leadframe having one or more power/ground planes without vias
US5834832A (en) Packing structure of semiconductor packages
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
CN1139116C (zh) 集成电路封装及具有该封装的计算机系统
US6667560B2 (en) Board on chip ball grid array
JP3051011B2 (ja) パワ−モジュ−ル
EP0268260B1 (en) Flexible film chip carrier with decoupling capacitors
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
US20030209786A1 (en) High speed IC package configuration
US6472737B1 (en) Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US6124630A (en) Multi-layer lead frame for a semiconductor device
KR960032705A (ko) 반도체 집적회로장치
JPH064595Y2 (ja) ハイブリッドｉｃ
JPH04307943A (ja) 半導体装置
US5399904A (en) Array type semiconductor device having insulating circuit board
US5304737A (en) Semiconductor package
JP2541532B2 (ja) 半導体モジュ―ル
KR0134649B1 (ko) 캐패시터를 구비한 반도체 패키지 및 그 제조방법
JP3259217B2 (ja) ノイズ低減パッケージ
JPH04186667A (ja) 半導体装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPS63258054A (ja) 半導体集積回路装置