JPH041923B2 - - Google Patents

Info

Publication number
JPH041923B2
JPH041923B2 JP59148908A JP14890884A JPH041923B2 JP H041923 B2 JPH041923 B2 JP H041923B2 JP 59148908 A JP59148908 A JP 59148908A JP 14890884 A JP14890884 A JP 14890884A JP H041923 B2 JPH041923 B2 JP H041923B2
Authority
JP
Japan
Prior art keywords
signal
bias
output
voltage
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59148908A
Other languages
English (en)
Other versions
JPS6126909A (ja
Inventor
Hidekazu Ishii
Masuo Oosuga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14890884A priority Critical patent/JPS6126909A/ja
Publication of JPS6126909A publication Critical patent/JPS6126909A/ja
Publication of JPH041923B2 publication Critical patent/JPH041923B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/03Biasing

Landscapes

  • Digital Magnetic Recording (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は磁気テープ記録装置に関するものであ
る。
(従来の技術) 磁気テープに記録ヘツドにより磁気記録する場
合に、歪やダイナミツクレンジを改良するため、
一定の大きさの交流バイアス電流を信号電流に重
畳させている。
この交流バイアスの効果を第2〜4図に示す。
第2図は低域信号に対する交流バイアス量と磁気
テープに記録できる最大信号レベルの関係を示し
ている。第3図は高域信号に対する交流バイアス
量と磁気テープに記録できる最大信号レベルの関
係を示している。また、第4図は低域信号に対す
る交流バイアス量と3次高調波歪率特性を示して
いる。
これら第2〜4図に示されるように低域信号と
高域信号では最適なバイアス量が異なるため、従
来はこれら両者に対するそれぞれの最適点の中間
にバイアス量は設定されていた。又このバイアス
量の最適点は使用する磁気テープの種類によつて
異なるため、磁気テープの種類に応じてバイアス
量は切り替えられていた。
ところが記録する信号自身にもバイアス効果が
あるため、実際の磁気記録時の実質的なバイアス
量すなわち実効バイアス量が信号によつて深くな
つてしまうことが知られている。
すなわち記録する信号に低域信号と共に高域信
号が含まれていると、低域信号に対し高域信号が
バイアス効果を果すため、実効バイアス量が深く
なつてしまう。このため、設定したバイアスの動
作点が最適値より深くなつてしまう欠点があつ
た。この現象は相互バイアス効果として知られて
いる。
又、高域信号は信号自身でバイアス効果を果た
すため、同様に設定した動作点が最適値より深く
なつてしまう欠点があつた。この現象は自己バイ
アス効果として知られている。
このように、信号に重畳して加える交流バイア
スを一定の大きさにしておくと、実効バイアス量
が信号によつて深くなる場合があり、このため、
特に高域の信号に対する磁気記録特性が悪化する
欠点があつた。
このような欠点を除くためのバイアス制御装置
の従来例を第5図に示す。記録ヘツド1の端子電
圧は抵抗2とコンデンサ3によつて構成される1
次のローパスフイルター4を介してピーク検波器
5の入力へ印加されている。ピーク検波器5の出
力は差動増幅器6の反転入力7へ印加され、差動
増幅器6の非反転入力8には基準電圧源9による
電圧が印加されている。差動増幅器6の出力は利
得制御信号Cとして電圧制御増幅器10の利得制
御入力11に印加されており、電圧制御増幅器1
0の入力へは消去発振器12の発振出力Bの一部
が印加されており電圧制御増幅器10の出力は信
号入力端子13より加えられた信号電流Aと加算
器14にて重畳されて記録ヘツド1に印加されて
いる。また消去発振器12の出力は消去ヘツド1
5に印加されている。又、磁気テープ16は消去
ヘツド15と磁気ヘツド1に沿つて走行してい
る。
第5図に示した従来例の動作は以下のとおりで
ある。すなわち、磁気記録時は通常磁気テープ1
6を消去ヘツド15に消去発振器12より与えら
れる消去電流を流して消磁してから磁気記録して
いる。このとき消去発振器12の出力Bの一部は
電圧制御増幅器10で増幅されて交流バイアスと
して信号電流Aと重畳されて記録ヘツド1へ印加
されている。
又、記録ヘツド1の端子特性は誘導性を示すの
で、記録ヘツド1のインピーダンスは周波数に比
例している。よつて記録ヘツド1の端子電圧をロ
ーパスフイルター4を通すことにより周波数に反
比例して電圧にしてから検出することで、記録ヘ
ツド1に流れる電流が検出されている。ここで、
ローパスフイルター4の遮断周波数は記録する信
号帯域のほぼ中央の周波数に設定されている。こ
れは信号自身が持つバイアス効果すなわち相互バ
イアス効果や自己バイアス効果は信号帯域の高域
側で顕著となるためである。
このように記録ヘツド1に流れる電流をローパ
スフイルター4にて検出し、さらにピーク検波器
5によつて実効バイアス量を検出している。ピー
ク検波器5によつて検出された実効バイアス量は
差動増幅器6で基準電圧源9の電圧と比較されて
いる。ここで基準電圧源9の電圧は使用する磁気
テープの種類に応じた最適のバイアス量に対応し
た電圧に設定されている。
差動増幅器6の出力は制御信号Cとして電圧制
御増幅器10の利得を制御して実効バイアス量を
一定に保つ動作をしている。すなわち実効バイア
ス量が不足している場合は実効バイアス量を検出
したピーク検波器5の出力電圧が基準電圧源9の
電圧より低くなるので差動増幅器6の出力電圧は
高くなる。その結果、電圧制御増幅器10の利得
は大きくなり、実効バイアス量は増加するよう動
作している。
又、逆に実効バイアス量が多すぎる場合は実効
バイアス量を検出したピーク検波器5の出力電圧
が基準電圧源9の電圧より高くなるので、差動増
幅器6の出力電圧は低くなる。その結果、電圧制
御増幅器10の利得は小さくなり実効バイアス量
は減少するよう動作している。
以上説明したように第5図に示した従来例では
記録ヘツド1の実効バイアス量が記録する信号自
身のもつバイアス効果によつて深くなつてしまう
欠点が除かれていた。このため特に高域信号に対
する特性が改善されていた。
(発明が解決しようとする問題点) ところが、このような構成によれば、過大な高
域信号成分が記録する信号に含まれたとき従来の
一定の交流バイアスを重畳する方式よりも歪の大
きくなる欠点があつた。
すなわち、記録すべき信号Aとして過大な高域
成分の信号が印加されると、信号自身がもつ自己
バイアス効果により記録ヘツド1には充分なバイ
アス量が得られることになる。この状態は、前述
したように、ローパスフイルタ4、ピーク検波器
5で検出され、差動増幅器6への非反転入力端子
7への電圧レベルを上昇される。その結果、差動
増幅器6の出力は小さくなり、電圧制御増幅器1
0の利得を小さくして加算器4で加算される交流
バイアス信号レベルを小さくする。過大な高域成
分信号が連続的に印加されると、端子7の電圧は
基準電圧9よりも充分に高くなり、差動増幅器6
はその出力を電圧制御増幅器10が交流バイアス
信号を出力しなくなるレベルまで小さくする。こ
の状態で記録すべき過大入力の高域成分が急にな
くなると、ローパスフイルタ4およびピーク検波
器5が要求する応答時間後、差動増幅器6は電圧
制御増幅器10に交流バイアス信号を出力させる
べくその出力を変化させるわけであるが、その応
答時間の間記録ヘツド1は無バイアス状態とな
る。これは大きな歪をもつて信号が記録されたこ
とを意味する。しかも、無バイアスの時間は、上
記応答時間だけでなく、差動増幅器6の出力が飽
和するまで小さくなつていたときは、その飽和状
態から回復して正常動作するまでの時間ひき延ば
されることになる。
したがつて、本発明の目的は、過大な高域信号
が入力され同信号が急になくなつても記録ヘツド
へのバイアスを確保することができるバイアス制
御回路を提供することにある。
(問題点を解決するための手段) 本発明によるバイアス制御回路は、最低限のバ
イアス量を確保するための交流バイアス信号を電
圧制御増幅器が出力するに必要な信号を生成する
バイアス補償回路を設け、このバイアス補償回路
を出力と差動増幅器の出力の和を電圧制御増幅器
への制御信号として供給したことを特徴としてい
る。
(実施例) 次に、図面を参照して、本発明をより詳細に説
明する。
本発明の一実施例によるバイアス制御装置を第
1図に示す。構成上は第5図に示した従来例の構
成に加え、差動増幅器6の出力Dの低下を制限し
て交流バイアス信号が出力されることを補償する
バイアス補償回路17が接続されている点で異な
つている。
かかる構成によれば、差動増幅器6の出力Dに
バイアス補償回路17の出力Eが接続されこれを
制御信号C′としているので、差動増幅器6の出力
Dは補償回路17で決まる所定の電圧よりも低く
なることはない。
すなわち記録する信号Aに過大な高域信号成分
が含まれていて、信号自身のもつバイアス効果で
十分バイアスされるときはローパスフイルター4
を介してピーク検波器5で、バイアス量が大きい
ことを検出するため、結局差動増幅器6の反転入
力7の電圧が高くなる。このような場合でも差動
増幅器6の出力は所定の電圧より低くなることは
ない。したがつて電圧制御増幅器10の出力から
は最少のバイアス量だけは常に確保されることに
なる。
したがつて第5図に示した従来例のように記録
する信号Aに含まれていた高域信号が急になくな
つても無バイアス状態になることはない。又所定
のバイアス信号が電圧制御増幅器10より取り出
されるようになる動作に要する応答時間も差動増
幅器6の出力がバイアス補償回路17により飽和
していなかつたために早くできる利点がある。
なお、バイアス補償回路17としては、上述の
説明から明らかなように差動増幅器6の出力が所
定の電圧よりも低下することを防止し、一方、同
電圧よりも高いときは差動増幅器6の出力に影響
を与えない動作を実行するから、当業者にとつて
はよく知られた電圧源とこれをアノード側とし差
動増幅器6の出力をカソード側とするダイオード
とで構成できる。
(発明の効果) 以上、説明したように、本発明によるバイアス
制御装置では記録する信号に大きな高域成分が含
まれていたのがなくなつたときに、無バイアス状
態となることがないため大きな歪を発生しなくな
る。
【図面の簡単な説明】
第1図は本発明の一実施例によるバイアス制御
回路の回路ブロツク図である。第2図は低減信号
に対する交流バイアス量と磁気テープに記録でき
る最大信号レベルの関係を示すグラフである。第
3図は高域信号に対する交流バイアス量と磁気テ
ープに記録できる最大信号レベルの関係を示すグ
ラフである。第4図は低域信号に対する交流バイ
アス量と3次高調波歪率特性を示すグラフであ
る。第5図は従来のバイアス制御装置を示す回路
ブロツク図である。 1……記録ヘツド、2……抵抗、3……コンデ
ンサ、4……ローパスフイルター、5……ピーク
検波器、6……差動増幅器、7……差動増幅器の
反転入力、8……差動増幅器の非反転入力、9…
…基準電圧源、10……電圧制御増幅器、11…
…電圧制御増幅器の利得制御入力、12……消去
発振器、13……信号入力端子、14……加算
器、15……消去ヘツド、16……磁気テープ、
17……バイアス補償回路。

Claims (1)

  1. 【特許請求の範囲】 1 交流バイアス信号Bを発生する発振器12
    と、 この発振器12からの交流バイアス信号Bを制
    御信号C′に応じた利得で増幅して出力する電圧制
    御増幅器10と、 この電圧制御増幅器10の出力を記録すべき信
    号Aと加算して磁気ヘツド1に供給する加算器1
    4と、 この加算器14の出力を受けるローパスフイル
    タ4と、 このローパスフイルタ4の出力を振幅検波する
    検波器5と、 所定の基準電圧を発生する基準電圧源9と、 前記検波器5の出力と前記基準電圧源9からの
    基準電圧との差にもとづく信号Dを生成する差動
    増幅器6と、 最低限のバイアス量を確保するための交流バイ
    アス信号を前記電圧制御増幅器10が出力するに
    必要な信号Eを生成するバイアス補償回路17
    と、 を備え、前記信号Dと前記信号Eとの和を前記制
    御信号C′として前記電圧制御増幅器10に供給す
    ることを特徴とする磁気ヘツド用バイアス制御回
    路。
JP14890884A 1984-07-18 1984-07-18 磁気ヘッド用バイアス制御回路 Granted JPS6126909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890884A JPS6126909A (ja) 1984-07-18 1984-07-18 磁気ヘッド用バイアス制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890884A JPS6126909A (ja) 1984-07-18 1984-07-18 磁気ヘッド用バイアス制御回路

Publications (2)

Publication Number Publication Date
JPS6126909A JPS6126909A (ja) 1986-02-06
JPH041923B2 true JPH041923B2 (ja) 1992-01-14

Family

ID=15463347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890884A Granted JPS6126909A (ja) 1984-07-18 1984-07-18 磁気ヘッド用バイアス制御回路

Country Status (1)

Country Link
JP (1) JPS6126909A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0643561U (ja) * 1993-07-22 1994-06-10 富士通株式会社 リード端子の認識装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118329U (ja) * 1979-02-15 1980-08-21

Also Published As

Publication number Publication date
JPS6126909A (ja) 1986-02-06

Similar Documents

Publication Publication Date Title
JPS5858722B2 (ja) 変換回路
US4039981A (en) Variable impedance circuit
JPH041922B2 (ja)
EP0292324A2 (en) Noise reduction circuit of a video signal
KR920002671B1 (ko) 신호 전달회로
JPH041923B2 (ja)
US5592344A (en) AC bias control circuit for magnetic recording head
JPH042407Y2 (ja)
JPH01311709A (ja) 自動利得制御回路
US4922160A (en) Impedance load driving circuit
KR880000679B1 (ko) 잡음 저감 장치
JPH03214885A (ja) 色信号の輪郭強調回路
JP3055667B2 (ja) オーディオ記録バイアス制御装置
JP3097740B2 (ja) オーディオ信号記録補償装置
JPH07105928B2 (ja) フイルタ回路
JPH01108872A (ja) ダイナミツクフオーカス回路
JPS61120304A (ja) バイアス制御装置
EP0082024A1 (en) Improvements in and relating to electrical amplifier arrangements
SU1464203A1 (ru) Устройство дл записи на магнитный носитель
JP2684195B2 (ja) パルスパターン出力回路
JPS5928495Y2 (ja) テ−プレコ−ダ
JP2666715B2 (ja) 光受信回路
JPH0542050B2 (ja)
JPH0254968B2 (ja)
JPS58118002A (ja) 磁気抵抗効果形素子出力レベル自動一定化回路