JPH04192526A - 被膜形成方法 - Google Patents

被膜形成方法

Info

Publication number
JPH04192526A
JPH04192526A JP2324904A JP32490490A JPH04192526A JP H04192526 A JPH04192526 A JP H04192526A JP 2324904 A JP2324904 A JP 2324904A JP 32490490 A JP32490490 A JP 32490490A JP H04192526 A JPH04192526 A JP H04192526A
Authority
JP
Japan
Prior art keywords
film
sputtering
light
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2324904A
Other languages
English (en)
Other versions
JP3197557B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Takashi Inushima
犬島 喬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP32490490A priority Critical patent/JP3197557B2/ja
Priority to US07/793,003 priority patent/US5622607A/en
Publication of JPH04192526A publication Critical patent/JPH04192526A/ja
Application granted granted Critical
Publication of JP3197557B2 publication Critical patent/JP3197557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は、光照射をしながらスパッタリングを行うこと
によって、界面特性の優れた酸化物絶縁膜を形成する方
法に関するものである。
〔産業上の利用分野〕
本発明は、半導体集積回路の素子や大面積液晶表示装置
の駆動素子として用いられる絶縁ゲイト型電界効果トラ
ンジスタのゲイト絶縁膜、および基板上に設けられる薄
膜半導体装置(例えば光電変換装置)の絶縁膜に用いら
れる酸化物絶縁膜を形成する方法に関するものである。
〔従来の技術〕
化学的気相法等によって作製された酸化物絶縁体膜を利
用してアクティブ素子または半導体集積回路、または誘
電体膜を利用したキャパシタが広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるため
単に絶縁膜または絶縁体膜という)は、従来は化学的気
相法等を用いて形成されるので、その作製雰囲気温度が
最高で450℃と低温で形成でき、安価なソーダガラス
、ホウケイ酸ガラス等を基板として用いることができる
。
かかる低温にて酸化物絶縁膜を作製する他の方法として
、プラズマCVD法や100%〜80%のAr原子をス
パッタ用気体として用いたスパッタリング法によって形
成する酸化珪素膜が知られている。
更に光CVD法によって絶縁ゲート電界効果トランジス
タのゲート酸化膜である酸化珪素膜を作製することか試
みられている。この場合下地材料の半導体または電極材
料との反応損傷かなく、2×10”eV−’cm−”程
度の界面準位密度が得られているか、膜作製に必要とす
る時間が長く(成膜速度が非常に遅い)、工業的な応用
には不向きてあった。
また水素か用いられ、ホットエしクトロン効果を誘発す
るため、長期特性に問題かあった。
〔従来技術の問題点〕
従来の絶縁膜の問題として半導体層界面においてナトリ
ウム等の不純物や水素か固定電荷となりまた不対結合手
の存在によって界面準位を形成してしまうという問題が
あった。
〔発明の目的〕
本発明は、不対結合手の存在しない界面準位の低い絶縁
膜を有する信頼性の高い酸化物絶縁膜を形成する方法を
発明することを目的とする。
〔発明の構成〕
本発明は、酸化性気体か不活性気体よりも多い雰囲気、
好ましくは酸化性気体100%の雰囲気中において、酸
化性気体を直接励起することのてきる30Or+m J
d下の波長を有する光を照射しながらスパッタリングを
行うことを特徴とするものである。
酸化性気体が不活性気体より多い雰囲気中てのスパッタ
リングによって酸化物絶縁膜を形成する際に光をスパッ
タリングされた粒子並びに前記酸化物絶縁膜の被形成面
、もしくはそのとちらか−方に照射することによって、
緻密で界面準位の低い酸化物絶縁膜を得ようとするもの
である。
この場合、予め被形成面に光を照射し、続いて被形成面
に光を照射しなからスパッタリングによって酸化物絶縁
膜を形成するのか一つの方法である。
照射される光はとしては300nm以下の波長を有する
光特に254nmと185nmの光を照射できるUVラ
ンプを用いるのか適当である。
酸化性気体か不活性気体(例えばAr)より多い雰囲気
中てスパッタリングを行うのは、通常ターゲットをスパ
ッタリングするイオンとして用いられるArか形成され
る絶縁膜例えばSiO3膜中に多数取り込まれ、固定電
荷の発生原因となるという本発明による実験事実に基づ
くものである。
第1図に酸素(02)とアルコン(Ar)の雰囲気中に
おけるスパッタリングによって形成した酸化珪素膜(S
iO□)のフラットバンド電圧と0□/Ar (体積%
)の関係を示す。
この酸化珪素膜はシリコン基板上に02/Ar =0゜
1−100(体積%)の雰囲気中において500人の厚
さに成膜し、その上に1mmφのアルミニウム電極を設
けたものである。
フラットバンド電圧とは絶縁膜中における固定電荷の影
響を扛ち消すのに必要な電圧であり、この電圧が低い程
、絶縁膜としての電気的安定性、信頼性が高いことにな
る。
第1図を見ると明らかに、不活性気体であるアルゴンの
割合か低く、酸化性気体である酸素の割合が高い方がフ
ラットバンド電圧か低くなっていることがわかる。
以上のことより酸素か100体積%の雰囲気中において
スパッタリングを行うとフラットバンド電圧の低いすな
わち電気的安定性、信頼性を有した酸化珪素膜か得られ
るこかわかる。
酸化性気体としては、酸素(0□)、の他にオゾン(0
3)、亜酸化窒素(N20)等を用いることかできる。
特にオゾンを使用した場合、酸化物絶縁膜中に取り込ま
れる不要な原子か存在しないので、ピンホールが存在し
ない、誘電損傷の少ない、また絶縁耐圧のばらつきか大
きくない絶縁膜を被形成面上に得ることかできる。これ
は、オゾンか何らかのエネルギー例えば光エネルギーに
よって活性化状態の原子状酸素となり緻密な酸化物絶縁
膜を形成するからである。
しかしオゾン(03)は分解して酸素(0□)となって
しまうので多量にホンへに貯蔵して用いることかできず
、工業的に不向きてあった。
例えば酸素雰囲気中において、酸化物絶縁膜として酸化
珪素(SiO□)膜を形成しようとする際に300nm
以下の波長を有する光を飛翔中のスパッタされた原子、
あるいは被形成面に照射すると、1000m付近の波長
の光を酸素が吸収しオゾンとなる。
そしてオゾンは254nm付近の波長の光を吸収して分
解され活性化状態の酸素状原子となる。−ガスバッタさ
れたクラスタ状態あるい粒子状態にある珪素原子にも上
記の光は照射される。珪素(シリコン)はよく知られて
いるように200nm以下の波長の光で直接励起される
ので、飛翔中に活性化され酸素原子あるいは酸素分子と
反応し緻密な酸化珪素膜の形成に寄与することになる。
 本発明における酸化物絶縁膜としては、酸化珪素の他
に、酸化タンタル、酸化チタンが代表的なものである。
また強誘電体酸化物としてチタン酸バリウム、チタン酸
鉛があげられる。
〔実施例1〕 本実施例は、絶縁ゲイト型半導体装置とキャパシタとか
らなるDRAM等の集積回路の素子のキャパシタとして
用いられる酸化タンタル、酸化チタン等の誘電体、チタ
ン酸バリウム等の強誘電体等の金属酸化膜を作製する方
法として本発明を採用したものである。
スパッタリングは、酸素100%の雰囲気中で行った。
この雰囲気に、酸化膜中リンまたはボロンをIX 10
” 〜5x 102102O’好ましくはl×1020
〜3×10”cm〜3含ませ、固定電荷となる不純物を
リンによってゲッタリング(取り込んでしまう)する目
的でPH3またはB2Hsを0.001〜30体積%好
ましくは0.1〜5体積%含ませることは効果がある。
スパッタの方式としては、マグネトロン型RFスパッタ
法を用いて行うため、第2図に示すマグネトロン型RF
スパッタ装置を用いて成膜した。
以下第2図のマグネトロン型RFスパッタ装置の概略を
説明する。
図の(21)は300nm以下の光を放射するLIV 
(紫外線)光源、(22)は基板、(23)は必要に応
じて回転することのできるホルダー、(24)は基板加
熱用のヒーター、(25)はガス導入系、(26)はU
V光の放射方向を制御する半円型の反射鏡であり、UV
ランプの中心軸を中心とする円周上を動くことができ、
光の照射方向を図面の紙面に平行な方向に制御すること
ができる。
(27)はガス導入系のバルブ、(28)はガス供給系
例えば酸素が充填されたボンベである。この第2図にお
いては一種類のガス供給系しか記載されていないか、そ
の他必要に応じてアルゴン、フオスヒン、ジボラン、窒
素等のガス供給系を備えてもよく、この際ガス導入系を
複数段は同時に反応室内にガスを導入できるようにして
もよい。なお、(29)は光源室でありスリット(20
1)を通して反応室(200)と通じている。これは反
応室(200)と光源室(29)の圧力を同じにするた
めである。
光源室と反応室の間には、光源(21)からの放射光を
反応室に照射させるため石英板(212)を設けた。
また、(206)は高周波電源(13,56MHz)で
あり、(205)は高周波マツチング装置であり、(2
04)は永久磁石(202)を円形上に設けたマグネト
ロン部分である。
さらに(207)はスパッタ粒子(スパッタされた原子
やクラスタ、イオン等)か基板に到達しないようにする
ためのシャッターである。このシャッター(207)は
スパッタリング開始直後に不純物かスパッタ粒子となっ
て基板に到達するのを防ぐものであるか、必要に応じて
スパッタ粒子か被形成面に到達しないように用いること
かできる。
(203)はターゲットである。ターゲットは必要に応
じて不純物元素例えばリン、ボロン、弗素を混入させる
ことにより水素か全く存在しない雰囲気中において不純
物がドーピングされた薄膜を成膜をすることができる。
(213)はガス排気系てあり、(209)はターボ分
子ポンプ、(21))は油回転ポンプである。また(2
08)、 (210)はそれぞれ排気系のバルブである
。
本実施例においては、基板(22)の加熱はヒーター(
24)によって行ったか、赤外線ランプで行ってもよい
。
光源としては光CVD装置等に用いられている公知のU
Vランプを用いたか、300nm以下の光を照射できる
光源てあればUVランプに限定されるものではなく、可
能であればエキシマレーザ−の線状あるいは面状ビーム
を用いるとより効果がある。
この第2図のスパッタ装置を用いると、ターゲット材料
か飛翔中あるいは被形成面上で、光の工ネルギーによっ
て、このスパッタ用気体である酸素と酸化反応をより完
全に行うことかでき、しかも基体(例えば半導体層)に
光を照射することによって基体表面が活性化されるので
優れた界面特性を有した信頼性の高い酸化物絶縁膜を作
製することができた。更にこれを助長するため、これに
加えてハロゲン元素を含む気体を酸化物気体に対し0.
2〜20体積%同時に混入することにより、酸化珪化物
に同時に不本意で導入されるアルカリイオンの中和、不
対結合手の中和をも可能とすることかできる。本発明に
用いられるスパッタリング法としてRFスパッタ、直流
スパッタ等いずれの方法も使用できるか、スパッタリン
グターゲットが導電率の悪い酸化物、例えばTa205
等の金属酸化物の場合、安定した放電を持続するために
13.56MHzの高周波RFマグネトロンスパッタ法
を用いることか好ましい。
添加するためのハロゲン元素用には、弗化物気体として
は弗化窒素(NF、、N2F、)、弗化水素()IF)
。
弗素(F2)、フロンガスを用い得る。
塩化物気体としては、四塩化炭素(CC1,)、塩素(
C1□)、塩化水素(HCI)等を用い得る。
以下に実施例の詳細を説明する。
まず、シリコン半導体上に酸化タンタル膜を酸素雰囲気
中において第2図のマグネトロン型RFスパッタ装置に
よって形成し、その上に1mmφのアルミニウム電極を
電子ビーム蒸着で形成し、電気特性を調べた。
この際、最初シャッター(207)によってスパッタ粒
子を遮断し、光エネルギーを反射鏡(26)によって集
光しシリコン基板上に照射した。その後光をシリコン基
板に照射したままの状態で、シャッター(207)を開
くことによってスパッタ粒子を飛翔させシリコン基板(
この場合は(22))上に酸化タンタル膜を成膜した。
第3図に示すのは、BT (バイアス−温度)処理を施
し、ゲイト電極側に負のバイアス電圧を2×10’V/
cm 、 150°Cで30分加え、さらに同一条件下
で正のバイアス電圧を加えた場合のそれらの差すなわち
フラットバンド電圧のズレ(ΔVFB)とUVランプ光
の強度の関係を示したグラフである。
この場合の光の強度というのは、第2図のスパッタ装置
において用いるUVランプの本数のことであるので、実
際には光強度は非線型に増加することになる。
なお、フラットバンド電圧とは絶縁膜中の固定電荷の影
響を打ち消すのに必要な電圧であり、この電圧か低い程
、絶縁膜としての電気的安定性、信頼性が高いことにな
る。
電圧を加えた時にフラットバンド電圧VPBが変動する
ということは、それだけ電気的に不安定であるというこ
とを示している。
第3図より光の強度か増加する程ΔVFBか減少してい
く傾向がみてとれる。
また従来のスパッタリングで行われているようにAr1
00%の雰囲気中におけるスパッタリングでは光照射の
効果が認められなかった。これは前述したように300
0m以下の光によって酸素が活性化することの効果が表
れなかったためであると考えられる。
以上のように、酸素雰囲気中において300nm 以下
の光を照射しながらスパッタリングを行うと電気的安定
性の高い絶縁膜が得られる。
〔実施例2〕 本実施例は本発明の構成をシリコン基板上に設けられる
絶縁ゲイト型半導体装置のキャパシタに用いたものであ
る。
第4図に本実施例の作製工程を示す。
本実施例においては、基板材料としてシリコン基板(4
1)を用いた。この基板(4I)上に下側電極(42)
を形成する。
この上に実施例1と同様にして酸化タンタルの絶縁膜(
43)を以下の条件で作製し、第4図(A)の状態を得
る。
ターゲット Ta205  99.99%反応ガス  
0□    100体積%反応圧力       0.
05torrRfパワー        500W 基板温度       100°C 基板ターゲット間距離 150mm 光照射パワー1 kw (UVランプ使用)成膜は、基
体(42)に光を照射しながら行った。
次に、上側電極(44)としてAtを電子ビーム蒸着法
により形成し、キャパシタ第4図のキャパシタを完成さ
せた。
スパッタリングに用いる材料は全て高純度のものが好ま
しい。例えば、スパッタリングターゲットは4N以上の
酸化タンタル、酸化チタン、チタン酸バリウム、チタン
酸鉛か最も好ましい。同様にスパッタリングに使用する
ガスも高純度(5N以上)の物を用い、不純物が絶縁膜
中に混入することを極力避けた。
「実施例3」 本実施例は、本発明の構成を絶縁ゲイト型半導体装置の
酸化絶縁膜を形成するのに適用したものである。
第5図に本実施例を示す。
この実施例はI Tr/Ce1lのDRAM(ダイナミ
ックメモリ)の1つのセルの作製に本発明を用いたもの
である。
図面において、半導体基板(51)には1つの絶縁ゲイ
ト型電界効果トランジスタ(50)がソースまたはドレ
イン(58)、  ドレインまたはソース(59)、ゲ
イト電極(57)、ゲイト絶縁膜(56)として構成さ
れている。更にこのトランジスタの一方のドレインまた
はソース(59)には下側電極(510) 、酸化タン
タルの誘電体(51)) 、上側電極(512)よりな
るキャパシタ(521)を直列させて設けている。これ
らの外周辺には埋置した絶縁膜(55)を有せしめてい
る。この構造はスタックド型DRAMのメモリセルの形
状を示している。二の図面でキャパシタの誘電体膜(5
1))は酸化タンタルの誘電体膜を第2図のマグネトロ
ン型RFスパッタ装置によって、酸素100体積%のス
パッタ法で被膜形成した。
この成膜の際の成膜条件は実施例1と同じである。
この酸化タンタルの比誘電率は27もあり、周波数特性
が高周波まで優れているため、酸化珪素被膜(比誘電数
3.8)と比べて大きい蓄積容量を得ることができる。
またこの絶縁ゲイト型電界効果トランジスタ(50)の
ゲイト絶縁膜は酸化珪素または溶融シリコンターゲット
を用いた酸素100体積%中でのスパッタ法によって得
た酸化珪素膜を用いた。しかしこの保護膜を酸化タンタ
ルにしても、シリコン半導体との界面準位は2 x 1
0”cm−2L/かなく、良好であった。
またこのキャパシタ(521)の下側電極(510)は
リンか添加されたシリコン半導体を用いて形成した。し
かしこの電極材料は金属タンタル、タングステン、チタ
ン、モリブデンであっても、これらのシリサイドであっ
てもよい。
また、この下側電極(510)上の酸化タンタル膜(5
1))をリンがIX 10” 〜5x 10”cm−3
の濃度で添加されたターゲットを用いた酸素100%雰
囲気のスパッタ法で形成してもよい。
この酸化タンタル膜(51))上に上側電極(512)
をアルミニウムまたは金属タンタルとアルミニウムの多
層膜で形成してキャパシタ(521)を構成させた。酸
化タンタルの厚さは300〜3000人、代表的には5
00〜1500人、例えば1000人とした。しかしこ
れは酸化珪素等では比誘電率か小さいため、メモリセル
としては厚さを約30人に薄くしなければならない。し
かし本発明方法で形成した酸化タンタルは比誘電率か大
きいため、その厚さは例えば1000人とすることかで
きる。結果として絶縁性に優れ、またピンホールの存在
を少なくすることか可能となった。
このため第4図において、絶縁ゲイト型電界効果トラン
ジスタのチャネル長を0.1〜1μm例えば0.5μm
としてもよく、さらにITr/Ce1lの大きさで20
μm口の中に1つのメモリ(1ビツト)を作製すること
ができた。
またこの酸化タンタルの形成の際、水素をまったく含ま
ないスパッタ法で形成し、加えてその上下の電極をも水
素を含まないスパッタ法で形成するため、その成膜中の
水素がその後の熱処理てゲイト絶縁膜にまてドリフト(
拡散)し、ホットキャリアのトラップセンタになってし
まうことを防ぐことも可能となった。
なお添加物としてはリンのかわりにボロンを用いること
かできることはいうまでもない。
本発明方法により、低温プロセスのみで非常に特性の良
い薄膜トランジスタを容易に形成することかできた。
また水素を用いないことて、ゲイト絶縁膜中に存在する
ホットキャリアをなくすことかできたので、長期的な使
用において特性変化の少ない信頼性の良いトランジスタ
、キャパシタを提供することが可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トランジ
スタの形状はスタガー型を用いず、逆スタガー型または
縦チャネル型のトランジスタを用いてもよい。またトラ
ンジスタの珪素に非単結晶ではなく単結晶を用いたモノ
リシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく積
層型の多層構造としてもよく、また電極を上下で挟む構
造ではなく左右で挟む横並べ方式にしでもよい。これら
は本明細書中の全ての実施例についていえることはいう
までもない。
〔実施例4〕 本実施例は、絶縁性基板上に設けられたリンか含まれた
酸化珪素膜と該酸化珪素膜上に設けられた絶縁ゲイト型
電界効果トランジスタであって、前記酸化珪素膜と前記
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の少
なくとも一方にハロゲン元素とリンか混入されているこ
とを特徴とする絶縁ゲイト型半導体装置であって、水素
または水素を含有した不活性気体雰囲気中における基板
上へのスパッタ法による半導体膜の成膜工程と、前記ス
パッタ法によって得た半導体膜形成の前または後に弗化
物気体とPH3と酸化物気体または弗化物気体と酸化物
気体とPH3を含有した不活性気体の雰囲気によりスパ
ッタ法により酸化珪素膜を形成し前記半導体膜の一部を
絶縁ケイト型半導体装置のチャネル形成領域として構成
し前記酸化珪素膜の一部をゲイト絶縁膜とじたちのであ
る。
また前記半導体膜の一部をチャネル形成領域として構成
する手法の一例として、水素または水素を含有した不活
性気体雰囲気中によるスパッタで得られた非晶質性(ア
モルファスまたは極めてその状態に近い)半導体膜(以
下a−3iという)を450°C〜700°C代表的に
は600°Cの温度を半導体膜に与えて少なくともチャ
ネル形成領域を結晶化させることにより本発明の絶縁ゲ
イト型半導体装置は得られる。
この結晶化の後の半導体膜は平均の結晶粒径か5〜40
0人程度であり、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面が互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子か偏析し
障壁(バリア)を構成しキャリアの移動を阻害するが、
本発明のように格子歪みを有しているとバリアが形成さ
れないか又はその存在か無視てきる程度であるため、そ
の電子の移動度も5〜300cn/V・Sと非常に良好
な特性を有していた。
また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合か多く、そのアモルファス成分
の部分か自然酸化され内部まて酸化膜か形成される、一
方スバッタ膜は緻密であり自然酸化か半導体膜の内部に
まで進行せず、表面のごく近傍付近しか酸化されない、
この緻密さ故に格子歪みを持つ結晶粒子同士かお互いに
強く押し合うことになり、結晶粒界面付近でキャリアに
対するエネルギーバリアか形成されないという特徴を持
つ。
第6図に本実施例において作製した薄膜トランジスタの
作製工程を示す。
まず、ガラス基板(61)上にリンを含んだSiO□膜
(62)を以下の条件において第2図のマグネトロン型
RFスパッタ法により1)00n〜2μm本実施例にお
いては200nmの厚さに形成した。
反応ガス  0292体積% NFs  5体積% PH33体積% 成膜温度 150°C RF(13,56MHz)出力 400W圧力 0.5
Pa 光照射パワー(1kwXUVランプ使用)溶融シリコン
をターゲットに使用 また、PH3の濃度は0.01%〜10%の範囲で、N
F3は0〜20%の範囲で添加可能で・ある。
この際、UV光を照射することによってリンやハロゲン
元素を活性化し、水素イオンやナトリウムイオン等をゲ
ッタリングするというその効果を高めることができる。
さらにその上に第2図のマグネトロン型RFスパッタ装
置によってチャンネル形成領域となるa−3i膜(63
)を1)00nの厚さに成膜し第5図(a)の形状を得
た。成膜条件は、不活性気体であるアルゴンと水素の雰
゛囲気下において、 H2/ (H2+Ar) = 80%(分圧比)成膜温
度 150°C RF(13,56MH2)出力 400W全圧力 0.
5Pa とし、ターゲットは単結晶シリコンターゲットを用いた
。
この際、第2図(21)のUvクランプよって300n
m以下の光照射を基体(62)および飛翔中のターゲッ
ト粒子に照射し緻密な膜を形成してもよい。
この後、450°C〜700°Cの温度範囲特に600
°Cの温度で10時間の時間をかけ水素または不活性気
体中、本実施例においては窒素100%雰囲気中におい
てa−3i膜(63)の熱結晶化を行い、結晶性の高い
珪素半導体層を作製した。尚前記チャンネル形成 〜領
域となるa−3i膜(63)をスパッタ法によって成膜
する際、非単結晶シリコンターゲットを用い、投入電力
パワーを小さくすると粒径が無視できるほど小さく、か
つ格子歪みを有する緻密な結晶状態が得られる。
このような方法により形成された半導体膜中に存在する
酸素不純物の量はS IMS分析により2X 10 ”
an−”、炭素は5X10’″an−’であり、水素の
含有量は5%以下であった。このSIMSを使用した不
純物濃度の値は半導体膜中で深さ方向にその濃度か変化
しているので、深さ方向の濃度を調べその最小の値で記
述した。これは、半導体膜の表面付近には自然酸化膜か
存在しているからである。また、この不純物の濃度の値
は結晶化の処理後であっても、変化はしていなかった。
この不純物濃度は当然ながら低い値である程、半導体装
置として使用する際には有利であることは明らかである
が、本発明の半導体膜の場合、結晶性を持つと同時に格
子歪みを持っているので結晶粒界でバリアが形成されず
、2X I Q ”am−3程度の酸素不純物濃度か存
在していても、キャリアの移動を妨害する程度は低く、
実用上の問題は発生しなかった。
この半導体膜は第7図に示すレーザラマン分析のデータ
よりわかるように、結晶の存在を示すピークの位置か、
通常の単結晶シリコンのピーク(520cm−’)の位
置に比べて、低波数側にシフトしており、格子歪みの存
在をうらずけていた。
なお、第7図において(74)はスパッタによって第6
図(63)を成膜する際に82/(H2+Ar)=80
%の場合、(73)はH2/(Hz+Ar)=50%の
場合、(72)はH2/(H2+Ar)=20%の場合
、(71)はH2/(H2+Ar)=0%の場合である
。
また、本実施例においてはシリコン半導体を使用して本
発明の説明をおこなっているか、ゲルマニウム半導体や
シリコンとゲルマニウムの混在した半導体を使用するこ
とも可能であり、その際には熱結晶化の際に加える温度
を100’C程度さげることが可能であった。
この熱結晶化させた珪素半導体膜に対してデバイス分離
パターニングを行い第6図(a)の形状を得、この半導
体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領
域として構成させ第6図(b)の形状を得た。
つぎに酸化珪素膜(SiL)(65)を50nm 〜2
0Onm本実施例においては1)00nの厚さにマグネ
トロン型RFスパッタ法により以下の条件で成膜した。
酸素 92体積%  NF25体積% PH,3体積% 圧力0.5pa 成膜温度100°C RF(13,56MHz)出力400W光照射パワー(
1kW)(UVランプ使用)ターゲット(203)とし
てはシリコンターゲットまたは合成石英のターゲットを
使用した。
この際、まず第2図(207)のシャッターによってス
パッタ粒子の飛翔を防止しておき基板上にUV−光(3
00nm以下の紫外光)を照射し基板表面を活性化する
。この際第2図(26)の可変ミラーを用いて基板に光
を集中した。そしてシャッターを開くことによってスパ
ッタ粒子(スパッタされた粒子)を基板上に到達させ、
基板上あるいは基板とスパッタ粒子に光を照射し続けな
がらスパッタリングを行うことによって酸化珪素膜を成
膜した。
ここにおいても非晶質シリコンターゲットを用い投入パ
ワーを落とすと、緻密な固定電荷の存在しにくい酸化珪
素膜を得ることができる。
また、ターゲット中にリンをlXl0”〜5X10”C
m−’予め混入させておき、酸素100%雰囲気中のス
パッタ法で成膜すれば、成膜された酸化珪素膜中に水素
が混入されることを防ぐことかでき、絶縁膜中に存在す
る水素がその後の熱アニール工程において、ホットキャ
リアのトラップセンタになってしまうことを防ぐことが
できる。
またハロゲン元素を含む気体を酸化物気体に対し0.2
〜20体積%同時に混入することにより、酸化珪化物に
同時に不本意で導入されるアルカリイオンの中和、珪素
不対結合手の中和をも可能とすることかできる。
本発明の構成を得るために用いられるスパッタ法として
RFスパッタ、直流スパッタ等いずれの方法も使用でき
るが、スパッタターゲットが導電率の悪い酸化物、例え
ばSiO□等の場合、安定した放電を持続するためにR
Fマグネトロンスパッタ法を用いることが好ましい。
また酸化物気体としては、酸素、オゾン、亜酸化窒素等
を挙げることができる。
またハロゲン元素を含む気体として、弗化物気体として
は弗化窒素(NF、1. N2F、)、弗化水素(HF
)。
弗素(F2)、フロンガスを用い得る。
一般には珪素に対して0.1〜5原子%のハロゲン元素
を膜中に混入させた。
スパッタリングに用いる材料は全て高純度のものか好ま
しい。例えば、スパッタリングターゲットは4N以上の
合成石英、またはLSIの基板に使用される程度に高純
度のシリコン等が最も好ましく、リンを添加する場合も
これら純度の高いターゲットに添加するとよい。
同様にスパッタリングに使用するガスも高純度(5N以
上)の物を用い、不純物が酸化珪素膜中に混入すること
を極力避けた。
本実施例のように弗化物気体か添加された酸素雰囲気中
におけるスパッタ法で成膜したゲート絶縁膜である酸化
珪素膜にさらに光照射エネルギを与えることは、膜中に
取り入れた弗素等のハロゲン元素を活性化し、珪素の不
完全結合手と中和させ、膜中の固定電荷の発生原因を取
り除くことは効果がある。この場合、光照射エネルギー
の代わりにエキシマレーザ−等を用いてもよい。
この時、エキシマレーザのパワーとショト数を適当に選
ぶことにより上記ハロゲン元素の活性化とゲート絶縁膜
下の半導体層の活性化を同時に行うこともてきる。
この酸化珪素膜(65)上にCVD法により一導電型を
付与する不純物として本実施例においてはリンか混入さ
れた半導体層を形成し所定のマスクパターンを使用して
、フォトリソグラフィ加工を施し、このドープされた半
導体膜をゲイト電極(620)として形成し第6図(C
)の形状を得た。
この−導電型を付与する不純物か混入された半導体層の
形成法としてはスパッタ法、CVD法等の成膜法を用い
ることができる。
このゲイト電極はドープされた半導体層に限定されるこ
となくその他の材料を使用可能である。
次にこのゲイト電極(620)またはゲイト電極(62
0)をエツチングする際に使用したマスク等をマスクと
して、セルファラインに不純物領域(64)及び(64
°)をイオン打ち込み技術を使用して形成した。
これにより、ゲイト電極(620)の下の半導体層(6
7)は絶縁ゲイト型半導体装置のチャンネル領域として
構成された。
次にこれらの全て上面を覆って層間絶縁膜(68)を形
成した後に、ソース、ドレイン電極のコンタクト用の穴
をあけ、その上面にスパッタ法により金属アルミニウム
を形成し、所定のパターニングを施し、ソース、ドレイ
ン電極(66)、(66”)を構成し、絶縁ゲイト型半
導体装置を完成させた。
本実施例の場合、チャンネル領域を形成する半導体層(
67)とソース(64)、ドレイン(64)を形成する
半導体層とか同一物で構成されており、工程の簡略化を
はかれる。また同じ半導体層を使用しているため、ソー
ス、ドレインの半導体層も結晶性を持ち、キャリアの移
動度か高いのでより高い電気的特性を持つ絶縁ゲイト型
半導体装置を実現することができた。
最後に水素100%雰囲気中において375℃の温度で
水素熱アニールを30m1n行い本実施例を完成させた
。
この水素熱アニールは多結晶珪素半導体中の粒界ポテン
シャを低減させ、デバイス特性を向上させるためである
。
また本実施例において作製した薄膜トランジスタ第6図
(d)のチャンネル部(67)の大きさはlooxlo
oμmの大きさである。
本実施例において作製した多結晶珪素半導体層を用いた
薄膜トランジスタの特性としては、以下の第1表に示す
諸特性を得ることができた。
第1表のaは本実施例でありbは比較のために作製した
本実施例のゲート酸化膜成膜の際に光照射を行わない方
法で作製した薄膜トランジスタの諸特性を示したもので
ある。
第1表 S値というのは、デバイスの特性を示すドレイン電圧(
VD)=10Vにおけるゲート電圧(VG)とドレイン
電流(10)の関係を示す曲線の立ち上かり部分の[d
(ID)/d(VG)]の値の最小値であり、この値が
小さい程(VG−ID)特性を示す曲線の傾きの鋭さが
大きく、デバイスの電気的特性か高いことを示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V−s’
)である。
on10ff特性というのは、(VG−10)特性を示
す曲線におけるVG=30ボルトにおける10の値とI
Dの最小値の値との比の対数値である。
第1表より300nm以下の光を照射しながら酸素雰囲
気中でスパッタリングによって得た酸化珪素膜をゲート
絶縁膜として用いた絶縁ゲイト型電界効果トランジスタ
は、スパッタ時に光を照射しない場合に比較してその特
性か高くなることかわかる。これはゲート絶縁膜の電気
的特性、とりわけ従来問題であった界面準位の低いもの
か得られたためである。
一般に薄膜型の絶縁ゲイト型電界効果トランジスタの電
気的特性を左右する要因の一つがゲート酸化膜と半導体
層との界面準位である二とからもこのことは明らかであ
る。
なお、スパッタリングによる半導体膜の成膜時における
水素分圧は80%以上とすることが望ましい。
本実施例において用いた第2図のスパッタ装置は13.
56MHzの高周波を用いているか、その周波数、パワ
ーはなんら限定されるものではない。
また照射される光も300nm以下のスペクトルを有し
た放射光であれば、なるべく高い光強度を有するものが
よい。
〔発明の効果〕
本発明の構成である酸化性気体が不活性気体よりも多い
雰囲気中で、300nm以下の光照射を行いながらのス
パッタリングによって、電気的安定性に優れ、界面特性
に優れた酸化物絶縁膜を形成することができた。
【図面の簡単な説明】
第1図は酸化珪素膜の不活性気体に対する酸素の割合と
フラットバンド電圧の関係を示すグラフである。 第2図は実施例で用いたUVランプを備えたマグネトロ
ン型RFスパッタ装置である。 第3図は本実施例1の効果を示すグラフであり、ΔVF
Bと光強度の関係を示したグラフである。 第4図は本実施例2の作製工程および形状を示した図で
ある。 第5図は本実施例3の構造を示した図である。 第6図は本実施例4の作製工程を示した図である。 第7図は本実施例4で得られた多結晶半導体層のラマン
スペクトルを示した図である。 (21)・・・UV光源 (22)・・・基板 (23)・・・ホルダー (24)・・・ヒーター (25)・・・ガス導入系 (26)・・・反射鏡 (27)・・・ガス導入系バルブ (28)・・・ガス供給系 (29)・・・光源室 (201)・・・スリット (200) ・・・反応室 (212)・・・石英板 (202)  ・・・永久磁石 (206)  ・・・高周波電源 (205)  ・・・高周波マツチング装置(207)
  ・・・シャッター (203)  ・・・ターゲット (213)  ・・・ガス排気系 (209) ・・・ターボ分子ポンプ (21))・・・油回転ポンプ (208)、 (210) ・・・排気系バルブ(41
)・・・シリコン基板 (42)・・・下側電極 (43)・・・酸化タンタルの絶縁膜 (44)・・・上側電極 (51)・・・絶縁ゲイト型電界効果トランジスタ(5
8)、 (59)  ・・・ソースまたはドレイン(5
7)・・・ゲイト電極 (56)・・ゲイト絶縁膜 (510)  ・・・下側電極 (51))  ・・・酸化タンタルの誘電体(55)・
・・絶縁膜 (64)、 (61) ・・・不純物領域(67)・・
・チャンネル形成領域 (68)・・・層間絶縁物

Claims (2)

    【特許請求の範囲】
  1. (1)酸化性気体が不活性気体より多い雰囲気中で光照
    射を行いながらスパッタリングによって酸化物絶縁膜を
    形成することを特徴とする被膜形成方法。
  2. (2)特許請求の範囲第1項において、照射される光は
    300nm以下の波長を有することを特徴とする被膜形
    成方法。
JP32490490A 1990-11-27 1990-11-27 被膜形成方法 Expired - Fee Related JP3197557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32490490A JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法
US07/793,003 US5622607A (en) 1990-11-27 1991-11-15 Method of forming an oxide insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32490490A JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法

Publications (2)

Publication Number Publication Date
JPH04192526A true JPH04192526A (ja) 1992-07-10
JP3197557B2 JP3197557B2 (ja) 2001-08-13

Family

ID=18170925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32490490A Expired - Fee Related JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法

Country Status (2)

Country Link
US (1) US5622607A (ja)
JP (1) JP3197557B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123737A (ja) * 2007-11-12 2009-06-04 Tohoku Univ シリコン酸化膜の堆積方法
US11430671B2 (en) * 2020-07-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone wafer cleaning module having an ultraviolet lamp module with rotatable reflectors

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966595A (en) * 1995-10-05 1999-10-12 Micron Technology, Inc. Method to form a DRAM capacitor using low temperature reoxidation
US6114001A (en) * 1997-06-06 2000-09-05 Asahi Kasei Kogyo Kabushiki Kaisha Optical information recording medium, and method for fabricating it
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
US6059940A (en) * 1998-12-04 2000-05-09 Advanced Micro Devices, Inc. Method for fabricating dual layer protective barrier copper metallization
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
GB2355852B (en) * 1999-06-24 2002-07-10 Lucent Technologies Inc High quality oxide for use in integrated circuits
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
KR100701718B1 (ko) 1999-09-14 2007-03-29 동경 엘렉트론 주식회사 기판처리방법
US6799076B2 (en) 1999-12-07 2004-09-28 Greatbatch-Hittman, Inc. Coated electrode and method of making a coated electrode
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6261917B1 (en) * 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
US6495000B1 (en) * 2001-07-16 2002-12-17 Sharp Laboratories Of America, Inc. System and method for DC sputtering oxide films with a finned anode
US20060164614A1 (en) * 2005-01-21 2006-07-27 Hua-Kuo Chen Exposing machine for a printed circuit board
JP4997925B2 (ja) * 2006-11-08 2012-08-15 日新電機株式会社 シリコンドット形成方法及び装置並びにシリコンドット及び絶縁膜付き基板の形成方法及び装置
US20100021720A1 (en) * 2008-07-24 2010-01-28 Shembel Elena M Transparent coductive oxide and method of production thereof
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
FR2977947B1 (fr) * 2011-07-11 2013-07-05 Photomeca France Exposeuse uv pour plaques d'impression
US8926806B2 (en) * 2012-01-23 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding design for metal gap fill
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6849368B2 (ja) * 2016-09-30 2021-03-24 芝浦メカトロニクス株式会社 基板処理装置
CN114717529A (zh) * 2022-04-13 2022-07-08 华南理工大学 一种反应磁控溅射系统中的紫外辅助沉积装置及沉积方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624895A (en) * 1968-01-11 1971-12-07 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3607697A (en) * 1968-04-18 1971-09-21 Sprague Electric Co Sputtering process for making a film of silica and silicon nitride
US3763026A (en) * 1969-12-22 1973-10-02 Gen Electric Method of making resistor thin films by reactive sputtering from a composite source
US4014772A (en) * 1975-04-24 1977-03-29 Rca Corporation Method of radiation hardening semiconductor devices
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
JPS61174726A (ja) * 1985-01-30 1986-08-06 Toshiba Corp 薄膜形成方法
US4804640A (en) * 1985-08-27 1989-02-14 General Electric Company Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
US4849081A (en) * 1988-06-22 1989-07-18 The Boc Group, Inc. Formation of oxide films by reactive sputtering

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123737A (ja) * 2007-11-12 2009-06-04 Tohoku Univ シリコン酸化膜の堆積方法
US11430671B2 (en) * 2020-07-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone wafer cleaning module having an ultraviolet lamp module with rotatable reflectors

Also Published As

Publication number Publication date
US5622607A (en) 1997-04-22
JP3197557B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
JP3197557B2 (ja) 被膜形成方法
JP2585118B2 (ja) 薄膜トランジスタの作製方法
US7241673B2 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
US5837614A (en) Insulating film and method of producing semiconductor device
US6451391B1 (en) Thin film formation method
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
JP2903134B2 (ja) 半導体装置
JPH04165679A (ja) 絶縁ゲイト型半導体装置
US6900083B2 (en) Method of forming multi-layers for a thin film transistor
JP3108797B2 (ja) 高誘電率誘電体薄膜の製造方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR20010107645A (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JPH06140570A (ja) 高誘電率誘電体薄膜を有する電子部品とその製造方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JPH0682683B2 (ja) 薄膜トランジスタの製造方法
JP3564505B2 (ja) 半導体装置の作製方法
JP3349475B2 (ja) 半導体装置の作製方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
JPH0480928A (ja) 窒化物絶縁膜の作製方法
JP3340406B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees