JPH04192530A - Manufacture of thin film transistor and liquid crystal display panel - Google Patents

Manufacture of thin film transistor and liquid crystal display panel

Info

Publication number
JPH04192530A
JPH04192530A JP2325021A JP32502190A JPH04192530A JP H04192530 A JPH04192530 A JP H04192530A JP 2325021 A JP2325021 A JP 2325021A JP 32502190 A JP32502190 A JP 32502190A JP H04192530 A JPH04192530 A JP H04192530A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
electrode
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2325021A
Other languages
Japanese (ja)
Inventor
Hidetatsu Matsuoka
松岡 秀達
Kenichi Yanai
梁井 健一
Tsutomu Tanaka
勉 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2325021A priority Critical patent/JPH04192530A/en
Publication of JPH04192530A publication Critical patent/JPH04192530A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To prevent the concentration of electric field and the generation of leakage current by forming an action semiconductor which constitutes a channel region of a thin film transistor and an impurity diffusion layer which has a concentration gradient all over the interface between a source electrode and a drain electrode. CONSTITUTION:Two layer films which cover an active semiconductor layer 15 and a gate insulation film 105, are formed on each gap on a processing board where each thin film transistor device is formed thereon. A gate electrode 14 and a protection film 106 are further formed thereon, thereby forming each thin film transistor device. The two layer films for the semiconductor layer 15 and the insulation film 105 are formed based on a CVD process. As the temperature of the substrate at that time is around 250 deg.C, the phosphorous (P) deposited on the surface of a titanium (Ti) film 100 is diffused into the semiconductor layer 15, for example, an alpha-Si layer during the CVD processing, keeping a concentration gradient, thereby forming an impurity diffusion layer 104. The concentration of electric field will be eliminated by forming the impurity diffusion layer 104 all over the interface between the semiconductor layer 15 which constitutes the channel region of the thin film transistor, a source electrode 101, and a drain electrode 102 so that the generation of mark current may be prevented.

Description

【発明の詳細な説明】 〔概要〕 薄膜トランジスタの製造方法と液晶表示パネルに関し、 アクティブマトリクス基板に用いる薄膜トランジスタの
ソースおよびドレイン電極と動作半導体層間のリーク電
流を低減して、薄膜トランジスタならびにそれを用いる
アクティブマトリクス型の液晶表示パネルの品質・信頼
性を向上させることを目的とし、 基板上にチタン膜からなるソース電極およびドレイン電
極をチャネル領域となるギャップを挟むように形成する
工程と、前記ソース電極とドレイン電極の表面および側
面に不純物層を形成する工程と、前記ギャップを含む前
記ソース電極およびドレイン電極の上に動作半導体層と
ゲート絶縁膜とゲート電極を積層形成する工程とを少な
くとも含むように薄膜トランジスタの製造方法を構成す
る。また、この製造方法による薄膜トランジスタを配置
したアクティブマトリクス基板(1)を用いてアクティ
ブマトリクス型の液晶表示パネルを構成する。
[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a thin film transistor and a liquid crystal display panel, the leakage current between the source and drain electrodes of the thin film transistor used in an active matrix substrate and an active semiconductor layer is reduced, and the thin film transistor and the active matrix using the same are In order to improve the quality and reliability of type liquid crystal display panels, we have developed a process of forming source and drain electrodes made of titanium on a substrate with a gap between them that will serve as a channel region, and A method of manufacturing a thin film transistor including at least a step of forming an impurity layer on the surface and side surfaces of an electrode, and a step of laminating an active semiconductor layer, a gate insulating film, and a gate electrode on the source electrode and the drain electrode including the gap. Configure the manufacturing method. Further, an active matrix type liquid crystal display panel is constructed using an active matrix substrate (1) on which thin film transistors manufactured by this manufacturing method are arranged.

〔産業上の利用分野〕[Industrial application field]

本発明は薄膜トランジスタの製造方法と液晶表示パネル
、とくに、それを用いたアクティブマトリクス型の液晶
表示パネルの改良に関する。
The present invention relates to a method for manufacturing a thin film transistor and a liquid crystal display panel, particularly to an improvement in an active matrix type liquid crystal display panel using the same.

近年、液晶表示装置の改良普及にともない大容量化とカ
ラー化への要請が強くなってきた。とくに、薄膜トラン
ジスタをスイッチング素子として使用するアクティブマ
トリクス型液晶表示装置はその性能品質が優れ巾広いニ
ーズが期待されており、今後ますます歩留りの向上9品
質安定性および長期信頼性の改善が強(求められている
In recent years, with the improvement and spread of liquid crystal display devices, there has been a strong demand for larger capacity and color display devices. In particular, active matrix liquid crystal display devices that use thin film transistors as switching elements are expected to have a wide range of needs due to their excellent performance and quality. It is being

〔従来の技術〕[Conventional technology]

第3図はアクティブマトリクス型液晶表示パネルの外観
を示す斜視図である。
FIG. 3 is a perspective view showing the appearance of an active matrix liquid crystal display panel.

図中、lはアクティブマトリクス基板で透明な基板11
の上に薄膜トランジスタ素子アレイが形成され、各素子
には表示画素に対応して透明な画素電極が配設されてい
る。40および50は各薄膜トランジスタ素子のゲート
電極およびドレイン電極が結合されたゲートハスライン
およびドレインハスラインであり、その上には配向膜1
2が設けられている。一方、2は共通電極基板で透明な
基板20の上に透明なベタ電極21と配向膜22が積層
形成されている。両基板は配向膜面を中にして狭い空間
が形成されるように図示してないスペーサを挟み基板の
周縁部を同じく図示してないシール材で密閉接着し、そ
の空間に液晶3を注入封止してアクティブマトリクス型
の液晶表示パネルが構成されている。なお、本図は白黒
表示用の場合であるが、これにカラーフィルタを付加す
ればカラー液晶表示パネルが構成される。
In the figure, l is an active matrix substrate and a transparent substrate 11
A thin film transistor element array is formed thereon, and each element is provided with a transparent pixel electrode corresponding to a display pixel. Reference numerals 40 and 50 denote a gate lotus line and a drain lotus line to which the gate electrode and drain electrode of each thin film transistor element are connected, and an alignment film 1 is disposed thereon.
2 is provided. On the other hand, 2 is a common electrode substrate on which a transparent solid electrode 21 and an alignment film 22 are laminated on a transparent substrate 20 . Both substrates are sealed with a sealing material (not shown) between the substrates with a spacer (not shown) in between so that a narrow space is formed with the alignment film surface in the middle, and the liquid crystal 3 is injected into the space and sealed. In this way, an active matrix type liquid crystal display panel is constructed. Although this figure shows a case for black and white display, if a color filter is added to this, a color liquid crystal display panel can be constructed.

第4図は薄膜トランジスタの構成例を示す図で前記第3
図で説明したアクティブマトリクス基板lの薄膜トラン
ジスタ素子群の一部を概念的に拡大して示したものであ
る。
FIG. 4 is a diagram showing an example of the structure of a thin film transistor.
This is a conceptually enlarged view of a part of the thin film transistor element group of the active matrix substrate l described in the figure.

図中、IOは薄膜トランジスタで、ゲートパスライン4
0から張り出したゲート電極14.たとえば、Af、T
iなどの金属薄膜配線と図示してないゲート絶縁膜の上
に動作半導体層15.たとえば、アモルファスシリコン
膜(α−3i膜)が形成され、その両側からドレインパ
スライン50に接続されるドレイン電極と、たとえば、
  ITO(In203−3n02)からなる透明な画
素電極19に接続されるソース電極が配設されて薄膜ト
ランジスタが構成されている。
In the figure, IO is a thin film transistor, and gate pass line 4
Gate electrode 14 overhanging from 0. For example, Af, T
An active semiconductor layer 15. For example, an amorphous silicon film (α-3i film) is formed, and a drain electrode connected to the drain pass line 50 from both sides thereof, for example,
A thin film transistor is configured by providing a source electrode connected to a transparent pixel electrode 19 made of ITO (In203-3n02).

その動作メカニズムは公知であるので説明は省略する。Since its operating mechanism is well known, its explanation will be omitted.

なお、本図ではケート電極14が最上層に配置される。Note that in this figure, the gate electrode 14 is arranged on the top layer.

いわゆる、トップ・ゲート・スタカー型の例について図
示説明した。
A so-called top gate stacker type example has been illustrated and explained.

これとは逆にゲート電極14が最下層に配置される。い
わゆる、ボトム・ゲート・スタカー型のものは、比較的
安定した特性が得られることから現在主として実用的に
普及している。
On the contrary, the gate electrode 14 is arranged at the bottom layer. The so-called bottom gate stacker type is currently widely used for practical purposes because it provides relatively stable characteristics.

しかし、ボトム・ゲート・スタガー型は構造がが複雑で
製造工程も難しいといった点からトップ・ゲート・スタ
ガー型構造の薄膜トランジスタの製造方法の改良が強く
求められている。
However, since the structure of the bottom gate stagger type is complicated and the manufacturing process is difficult, there is a strong need for improvements in the manufacturing method of thin film transistors with the top gate stagger type structure.

第5図は従来の薄膜トランジスタの製造方法の例を示す
図で、トップ・ゲート・スタガー型構造の場合の例であ
る。
FIG. 5 is a diagram showing an example of a conventional thin film transistor manufacturing method, and is an example of a top gate stagger type structure.

工程(1):透明な基板IL たとえば、カラス基板の
上に、透明電極膜190.たとえば、ITO(In2O
3−3nO□)膜およびコンタクト層110.たとえば
、n4α−3i膜を順次形成する。
Step (1): Transparent substrate IL For example, a transparent electrode film 190 is placed on a glass substrate. For example, ITO (In2O
3-3nO□) film and contact layer 110. For example, n4α-3i films are sequentially formed.

工程(2):前記処理基板の透明電極膜190とコンタ
クト層110の所要部分にチャネル領域となるギャップ
107を公知のホトリソグラフィ技術で形成する。
Step (2): A gap 107, which will become a channel region, is formed in required portions of the transparent electrode film 190 and the contact layer 110 of the processing substrate using a known photolithography technique.

工程(3):上記処理基板の各ギャップ107の上に動
作半導体層15.たとえば、α−3i膜およびゲート絶
縁膜105.たとえば、SiN、膜を形成し、さらに、
その上に図示したごとくゲート電極14.たとえば、T
i電極と保護膜106.たとえば、5tNz膜をそれぞ
れ形成し、公知のホトリソグラフィ技術を用いて素子分
離を行い各薄膜トランジスタ素子を形成する。また、こ
の時コンタクト層110が除去され透明電極膜190が
露出した部分に画素電極19が形成されるようにしてア
クティブマトリクス基板lが作製されている。
Step (3): An active semiconductor layer 15. is formed on each gap 107 of the processed substrate. For example, the α-3i film and the gate insulating film 105. For example, forming a SiN film, and
Gate electrode 14 as shown thereon. For example, T
i-electrode and protective film 106. For example, a 5tNz film is formed, and elements are separated using a known photolithography technique to form each thin film transistor element. Further, at this time, the active matrix substrate 1 is manufactured in such a way that the contact layer 110 is removed and the pixel electrode 19 is formed in a portion where the transparent electrode film 190 is exposed.

なお、透明電極膜190の代わりに金属膜、たとえば、
Ti膜をソース、ドレイン電極として形成する場合もあ
る。
Note that instead of the transparent electrode film 190, a metal film, for example,
In some cases, a Ti film is formed as the source and drain electrodes.

〔発明が解決しようとした課題〕[Problem that the invention sought to solve]

しかし、上記従来のトップ・ゲート・スタガー型構造の
薄膜トランジスタにおいては、ソース電極101および
ドレイン電極102(第5図では何れも透明電極膜19
0からなっている)の上ではコンタクト層110と動作
半導体層15との間で、また、側面部(Aで表示した部
分)では透明電極膜190と動作半導体層15との間で
何れも急峻なコンタクト接合部(Abrupt接合)を
形成しており、と(に、側面部(Aで表示した部分)で
の電界集中に基づ(リーク電流が生じ易く薄膜トランジ
スタ、ひいては、アクティブマトリクス型の液晶表示装
置の品質の低下や信頼性の低下を招くなどの重大な問題
があり、その解決が求められていた。
However, in the above conventional thin film transistor having a top gate staggered structure, the source electrode 101 and the drain electrode 102 (in FIG. 5, both transparent electrode films 19
There is a steep slope between the contact layer 110 and the active semiconductor layer 15 on top of the transparent electrode film 190 and the active semiconductor layer 15 (consisting of 0), and between the transparent electrode film 190 and the active semiconductor layer 15 on the side surface (portion indicated by A). It forms a contact junction (abrupt junction), and leakage current is likely to occur due to electric field concentration at the side surface (portion indicated by A). There were serious problems such as deterioration of device quality and reliability, and a solution was needed.

〔課題を解決するための手段〕[Means to solve the problem]

上記の課題は、基板11上にチタン膜100からなるソ
ース電極101およびドレイン電極102をチャネル領
域となるギャップ107を挟むように形成する工程と、
前記ソース電極101とドレイン電極102の表面およ
び側面に不純物層103を形成する工程と、前記ギャッ
プ107を含む前記ソース電極■O1およびドレイン電
極102の上に動作半導体層15とゲート絶縁膜105
とゲート電極14を積層形成する工程とを少なくとも含
む薄膜トランジスタの製造方法によって解決することが
できる。なお、前記ソース電極101およびドレイン電
極102が透明導電膜190とその上に積層形成された
チタン膜100の2層膜からなるように構成してもよい
The above-mentioned problem involves a step of forming a source electrode 101 and a drain electrode 102 made of a titanium film 100 on a substrate 11 with a gap 107 therebetween, which will become a channel region;
forming an impurity layer 103 on the surface and side surfaces of the source electrode 101 and the drain electrode 102, and forming an active semiconductor layer 15 and a gate insulating film 105 on the source electrode O1 and the drain electrode 102 including the gap 107;
This problem can be solved by a thin film transistor manufacturing method including at least the steps of: and a step of laminating the gate electrode 14. Note that the source electrode 101 and the drain electrode 102 may be configured to be composed of a two-layer film including a transparent conductive film 190 and a titanium film 100 laminated thereon.

また、具体的な液晶表示パネルとしては、前記ソース電
極101およびドレイン電極102のいずれか一方を延
長拡幅して形成し、画素となる領域の前記チタン膜10
0を酸化して透明、かつ、導電性の画素電極19を形成
してアクティブマトリクス基板に用いる薄膜トランジス
タを製造し、さらに、このように形成されたアクティブ
マトリクス基板Iを用いてアクティブマトリクス型の液
晶表示パネルを作製することにより課題を解決すること
ができる。
Further, as a specific liquid crystal display panel, either one of the source electrode 101 and the drain electrode 102 is extended and widened, and the titanium film 10 in the region that becomes the pixel is
A thin film transistor to be used as an active matrix substrate is manufactured by oxidizing 0 to form a transparent and conductive pixel electrode 19, and further, an active matrix type liquid crystal display is manufactured using the active matrix substrate I thus formed. The problem can be solved by creating panels.

〔作用〕[Effect]

本発明によれば、薄膜トランジスタ10のチャネル領域
を構成する動作半導体層15とソース電極101および
ドレイン電極102との界面全てに、濃度傾斜のある不
純物拡散層104が形成されているので、適度の傾きを
持ったエネルギー障壁となって電界集中を防ぎリーク電
流の発生が防止できるのである。さらに、画素電極19
を除く配線部が全て金属、たとえば、Tiで形成されて
いるので配線抵抗も低(抑えることが可能となる。
According to the present invention, since the impurity diffusion layer 104 having a concentration gradient is formed at all the interfaces between the active semiconductor layer 15 constituting the channel region of the thin film transistor 10 and the source electrode 101 and the drain electrode 102, the impurity diffusion layer 104 has an appropriate gradient. It acts as an energy barrier with , preventing electric field concentration and preventing leakage current from occurring. Furthermore, the pixel electrode 19
Since all the wiring portions except for the wiring portions are made of metal, for example, Ti, the wiring resistance can also be kept low.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示す図で、主な工程の概略
を工程順に図示したものである。
FIG. 1 is a diagram showing an embodiment of the present invention, and shows an outline of the main steps in the order of the steps.

工程(1):透明な基板11.たとえば、ガラス基板の
上に、厚さ80〜1100nのチタン(Ti)膜100
を。
Step (1): Transparent substrate 11. For example, a titanium (Ti) film 100 with a thickness of 80 to 1100 nm is placed on a glass substrate.
of.

たとえば、スパッタ法で形成する。For example, it is formed by a sputtering method.

工程(2):前記処理基板のチタン(Ti)膜100の
所要部分にチャネル領域となるキャップ107を公知の
ホトリソグラフィ技術で形成する。
Step (2): A cap 107 that will become a channel region is formed at a required portion of the titanium (Ti) film 100 of the processing substrate using a known photolithography technique.

工程(3)二上記処理基板のチタン(Ti)膜100の
表面および端面に不純物層103を被着する。たとえば
、上記処理基板を250℃に加熱し、たとえば、0.5
%のPH3を含むArガス(ガス圧40 Pa)の中で
高周波放電を行い、チタン(Ti)膜100の表面に燐
(P)の薄層からなる不純物層103を被着する。
Step (3) An impurity layer 103 is deposited on the surface and end surfaces of the titanium (Ti) film 100 of the second treated substrate. For example, by heating the above-mentioned treated substrate to 250°C, for example, 0.5°C.
% of PH3 (gas pressure: 40 Pa), high frequency discharge is performed to deposit an impurity layer 103 made of a thin layer of phosphorus (P) on the surface of the titanium (Ti) film 100.

工程(4):上記処理基板の各キャップの上に動作半導
体層15.たとえば、厚さ15nmのα−3i膜および
ゲート絶縁膜105.たとえば、厚さ200nmの5I
NKと厚さ1100nの5iftの2層膜を形成する。
Step (4): An active semiconductor layer 15 is formed on each cap of the treated substrate. For example, a 15 nm thick α-3i film and a gate insulating film 105. For example, 5I with a thickness of 200 nm
A two-layer film of NK and 5ift with a thickness of 1100 nm is formed.

さらに、その上に図示したごとくゲート電極14゜たと
えば、厚さ80nmのTi電極と保護膜I06.たとえ
ば、厚さ50nmのSiNx膜を形成し、公知のホトリ
ソグラフィ技術を用いてそれぞれ薄膜トランジスタ素子
を形成する。なお、動作半導体層15゜たとえば、α−
3i膜とケート絶縁膜105.たとえば、5tNx /
 StO□の2層膜の形成はいずれもCVD法を用い、
その時の基板温度は250°C程度であるのて、チタン
(Ti)膜10Oの表面に被着された燐(P)はCvD
処理の間に動作半導体層15.たとえば、α−3i層の
中に濃度傾斜を持ちながら拡散して不純物拡散層104
を形成する。
Further, as shown above, a gate electrode 14°, for example, a Ti electrode with a thickness of 80 nm and a protective film I06. For example, a SiNx film with a thickness of 50 nm is formed, and thin film transistor elements are formed using known photolithography techniques. Note that the active semiconductor layer 15°, for example, α-
3i film and Kate insulating film 105. For example, 5tNx/
The two-layer film of StO□ was formed using the CVD method.
Since the substrate temperature at that time is about 250°C, the phosphorus (P) deposited on the surface of the titanium (Ti) film 10O is CvD.
During processing the active semiconductor layer 15. For example, the impurity diffuses into the α-3i layer with a concentration gradient and forms the impurity diffusion layer 104.
form.

工程(5):上記処理基板の、たとえば、ソース電極1
01を構成するチタン(Ti)膜の延長拡幅された画素
となる領域のチタン膜100を酸化、たとえば、ガス圧
150 Paの酸素雰囲気中で高周波放電を行って酸化
し、透明で導電性のある酸化チタン膜を形成して画素電
極19とした。これにより、画素電極19に接続された
本発明の薄膜トランジスタが作製される。
Step (5): For example, the source electrode 1 of the treated substrate
The titanium film 100 in the area that will become the extended and widened pixel of the titanium (Ti) film constituting 01 is oxidized, for example, by high-frequency discharge in an oxygen atmosphere at a gas pressure of 150 Pa, to make it transparent and conductive. A pixel electrode 19 was formed by forming a titanium oxide film. As a result, the thin film transistor of the present invention connected to the pixel electrode 19 is manufactured.

上記の実施例では薄膜トランジスタIOと画素電極19
の一組について図示説明したが、これをマトリクス状に
配置形成すれば本発明によるアクティブマトリクス基板
lが構成され、このアクティブマトリクス基板を用いて
液晶表示パネルを構成すれば、本発明になるアクティブ
マトリクス型の液晶表示パネルが作製され、高品質・高
信頼度の液晶表示装置が実現されるのであるっ 第2図は本発明の他の実施例を示す図で、主な工程の概
略を工程順に図示したものである。
In the above embodiment, the thin film transistor IO and the pixel electrode 19
Although one set has been illustrated and explained, if these are arranged and formed in a matrix, an active matrix substrate l according to the present invention is constructed, and if a liquid crystal display panel is constructed using this active matrix substrate, an active matrix according to the present invention is formed. A liquid crystal display panel of this type is manufactured, and a high-quality, highly reliable liquid crystal display device is realized. Figure 2 shows another embodiment of the present invention, and the main steps are outlined in the order of the steps. This is what is illustrated.

なお、前記の諸国面で説明したものと同等の部分につい
ては同一符号を付し、かつ、同等部分についての説明は
省略する。
Note that the same reference numerals are given to the same parts as those explained in the above countries, and the explanation of the same parts will be omitted.

本実施例では、透明な基板11.たとえば、ガラス基板
の上に、透明導電膜190.たとえば、厚さ80〜11
00nのITO(Inz03−3nO2)膜を、たとえ
ば、スパッタ法で形成したあと、厚さ80〜1100n
のチタン(Ti)膜100を同じくスパッタ法で形成し
、それ以降は上記第1図で詳しく説明した一実施例の工
程に従って本発明の薄膜トランジスタを形成する。この
実施例では画素電極19を含む配線部が全て金属膜、た
とえば、Ti膜と透明電極膜190とで構成されている
ので、前記一実施例のTi単層膜の場合に比較して主と
してパスラインの配線抵抗を大巾に低下できる利点があ
る。
In this embodiment, a transparent substrate 11. For example, a transparent conductive film 190. For example, thickness 80-11
After forming a 00n ITO (Inz03-3nO2) film by sputtering, for example, a film with a thickness of 80 to 1100n is formed.
A titanium (Ti) film 100 is similarly formed by the sputtering method, and thereafter the thin film transistor of the present invention is formed according to the steps of the embodiment described in detail in FIG. 1 above. In this embodiment, the wiring portion including the pixel electrode 19 is entirely composed of a metal film, for example, a Ti film and a transparent electrode film 190, so compared to the case of the single-layer Ti film of the previous embodiment, mainly the passthrough is achieved. This has the advantage of greatly reducing line wiring resistance.

なお、上記実施例は例を示したもので、本発明の趣旨に
添うものであれば、使用する部材やそれらの組み合わせ
、あるいは、各部分の構成、処理プロセスなどは適宜最
適なものを選択使用して本発明を実現してよいことは言
うまでもない。
Note that the above-mentioned embodiments are merely examples, and as long as the purpose of the present invention is met, the parts used, their combinations, the configuration of each part, the treatment process, etc. may be appropriately selected and used. It goes without saying that the present invention may be implemented in the following manner.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば薄膜トランジスタ
10のチャネル領域を構成する動作半導体層I5とソー
ス電極101およびドレイン電極102との界面全てに
、濃度傾斜のある不純物拡散層104が形成されている
ので、適度の傾きを持ったエネルギー障壁となって電界
集中を防ぎリーク電流の発生が防止できるのである。さ
らに、画素電極19を除く配線部が全て金属、たとえば
、Tiで形成されているので配線抵抗も低く抑えること
が可能となり、液晶表示装置、とくに、アクティブマト
リクス型液晶表示装置の性能9品質および信頼性の向上
に寄与するところが極めて大きい。
As explained above, according to the present invention, the impurity diffusion layer 104 with a concentration gradient is formed at all the interfaces between the active semiconductor layer I5, which constitutes the channel region of the thin film transistor 10, and the source electrode 101 and the drain electrode 102. Therefore, it becomes an energy barrier with an appropriate slope, preventing electric field concentration and preventing leakage current from occurring. Furthermore, since all the wiring parts except the pixel electrode 19 are made of metal, for example, Ti, the wiring resistance can be kept low. It greatly contributes to improving sexual performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は4本発明の一実施例を示す図、第2図は本発明
の他の実施例を示す図、第3図はアクティブマトリクス
型液晶表示パネルの外観を示す斜視図、 第4図は薄膜トランジスタの構成例を示す図、第5図は
従来の薄膜トランジスタの製造方法の例を示す図である
。 図において、 ■はアクティブマトリクス基板、 2は共通電極基板、3は液晶、 IOは薄膜トランジスタ、11は基板、14はゲート電
極、15は動作半導体層、19は画素電極、100はチ
タン膜、 101はソース電極、102はドレイン電極、103は
不純物層、 104は不純物拡散層、 105はケート絶縁膜、 106は保護膜である。 10:薄II−、ウシジ又り 木418月7つ一尖々ヒJりI乞式1T〔コ弔  1 
 図 本発明/)砲n寅兄倖1乞示す図 第 2 図 7グテイブマトリクス型液り表示ツマネルn外観針視図
毛  3  口 蒲Mトつシシ゛又フnjljlへ例乞示■図佑 4 図
Fig. 1 is a diagram showing one embodiment of the present invention, Fig. 2 is a diagram showing another embodiment of the invention, Fig. 3 is a perspective view showing the external appearance of an active matrix type liquid crystal display panel, and Fig. 4 is a diagram showing an embodiment of the present invention. 5 is a diagram showing an example of the structure of a thin film transistor, and FIG. 5 is a diagram showing an example of a conventional method for manufacturing a thin film transistor. In the figure, ■ is an active matrix substrate, 2 is a common electrode substrate, 3 is a liquid crystal, IO is a thin film transistor, 11 is a substrate, 14 is a gate electrode, 15 is an active semiconductor layer, 19 is a pixel electrode, 100 is a titanium film, 101 is a 102 is a source electrode, 102 is a drain electrode, 103 is an impurity layer, 104 is an impurity diffusion layer, 105 is a gate insulating film, and 106 is a protective film. 10: Usui II-, Ushiji Matarigi 418 month 7 points one point Hi Jiri I begging ceremony 1T [Ko condolence 1
Fig. 2 Fig. 7 Gutative matrix liquid display panel n Appearance needle view Fig. 3 An example of the present invention/) gun n Tora brother 1 Fig. 7 Fig. 4 figure

Claims (4)

【特許請求の範囲】[Claims] (1)基板(11)上にチタン膜(100)からなるソ
ース電極(101)およびドレイン電極(102)をチ
ャネル領域となるギャップ(107)を挟むように形成
する工程と、 前記ソース電極(101)とドレイン電極(102)の
表面および側面に不純物層(103)を形成する工程と
、 前記ギャップ(107)を含む前記ソース電極(101
)およびドレイン電極(102)の上に動作半導体層(
15)とゲート絶縁膜(105)とゲート電極(14)
を積層形成する工程とを少なくとも含むことを特徴とし
た薄膜トランジスタの製造方法。
(1) A step of forming a source electrode (101) and a drain electrode (102) made of a titanium film (100) on a substrate (11) with a gap (107) therebetween that will become a channel region; ), forming an impurity layer (103) on the surface and side surfaces of the drain electrode (102), and forming the source electrode (101) including the gap (107).
) and the drain electrode (102), an active semiconductor layer (
15), gate insulating film (105), and gate electrode (14)
1. A method for manufacturing a thin film transistor, comprising at least a step of laminating and forming a thin film transistor.
(2)前記ソース電極(101)およびドレイン電極(
102)が透明導電膜(190)とその上に積層形成さ
れたチタン膜(100)の2層膜からなることを特徴と
した請求項(1)記載の薄膜トランジスタの製造方法。
(2) The source electrode (101) and the drain electrode (
2. The method of manufacturing a thin film transistor according to claim 1, wherein 102) comprises a two-layer film of a transparent conductive film (190) and a titanium film (100) laminated thereon.
(3)前記ソース電極(101)およびドレイン電極(
102)のいずれか一方を延長拡幅して形成し、画素と
なる領域の前記チタン膜(100)を酸化して透明、か
つ、導電性の画素電極(19)を形成してアクティブマ
トリクス基板に用いることを特徴とした請求項(1)ま
たは(2)記載による薄膜トランジスタの製造方法。
(3) The source electrode (101) and the drain electrode (
102) is extended and widened, and the titanium film (100) in the area that will become a pixel is oxidized to form a transparent and conductive pixel electrode (19), which is used as an active matrix substrate. A method for manufacturing a thin film transistor according to claim 1 or 2, characterized in that:
(4)アクティブマトリクス基板(1)と共通電極基板
(2)との間に形成された液晶封入空間に液晶(3)を
封止してなる液晶表示パネルにおいて、 前記アクティブマトリクス基板(1)の薄膜トランジス
タ(10)と画素電極(19)が請求項(3)記載の方
法により形成されてなることを特徴としたアクティブマ
トリクス型の液晶表示パネル。
(4) In a liquid crystal display panel in which a liquid crystal (3) is sealed in a liquid crystal sealed space formed between an active matrix substrate (1) and a common electrode substrate (2), the active matrix substrate (1) An active matrix liquid crystal display panel characterized in that the thin film transistor (10) and the pixel electrode (19) are formed by the method according to claim (3).
JP2325021A 1990-11-27 1990-11-27 Manufacture of thin film transistor and liquid crystal display panel Pending JPH04192530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2325021A JPH04192530A (en) 1990-11-27 1990-11-27 Manufacture of thin film transistor and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2325021A JPH04192530A (en) 1990-11-27 1990-11-27 Manufacture of thin film transistor and liquid crystal display panel

Publications (1)

Publication Number Publication Date
JPH04192530A true JPH04192530A (en) 1992-07-10

Family

ID=18172256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2325021A Pending JPH04192530A (en) 1990-11-27 1990-11-27 Manufacture of thin film transistor and liquid crystal display panel

Country Status (1)

Country Link
JP (1) JPH04192530A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920796A (en) * 2017-12-13 2019-06-21 湘潭宏大真空技术股份有限公司 A kind of film plating process of TFT substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920796A (en) * 2017-12-13 2019-06-21 湘潭宏大真空技术股份有限公司 A kind of film plating process of TFT substrate
CN109920796B (en) * 2017-12-13 2021-06-15 湘潭宏大真空技术股份有限公司 Film coating method of TFT substrate

Similar Documents

Publication Publication Date Title
US5021850A (en) Silicon thin film transistor
JP4663829B2 (en) Thin film transistor and liquid crystal display device using the thin film transistor
JP2976483B2 (en) Method for manufacturing thin film transistor for liquid crystal display element
US6087205A (en) Method of fabricating staggered thin film transistor with an improved ohmic contact structure
GB2169746A (en) Thin film transistor
JPS6281057A (en) transparent conductive film
JPH04283729A (en) Active matrix display device
US5109260A (en) Silicon thin film transistor and method for producing the same
KR20020001733A (en) Thin film transistor and method of manufacturing the same
JPH04360583A (en) Thin film transistor
JPS615577A (en) Thin film semiconductor device
JP3989666B2 (en) Active matrix substrate and manufacturing method thereof, and electro-optical device and manufacturing method thereof
JPH04192530A (en) Manufacture of thin film transistor and liquid crystal display panel
JPH05323375A (en) Liquid crystal display device
JP3438178B2 (en) Thin film transistor array and liquid crystal display device using the same
US5122849A (en) Silicon thin film transistor
JP3079566B2 (en) Thin film transistor and method of manufacturing the same
JPH04369229A (en) Thin film transistor and its manufacturing method
JPH03222370A (en) thin film transistor
JPH047877A (en) thin film transistor
JPH03116778A (en) Manufacture of active matrix substrate and manufacture of display device
JPH0822029A (en) Liquid crystal display device and manufacturing method thereof
JPS63172469A (en) Thin film transistor
JP3243088B2 (en) Display device and method of manufacturing array substrate
JPH0778997A (en) Method for manufacturing display element substrate