JPH04192544A - 半導体集積回路装置とそのレイアウト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数の機能ブロックからなる半導体集積回路
装置、例えばビルディングブロック方式の半導体集積回
路装置と、このような半導体集積回路装置の機能ブロッ
クのレイアウト方法とに関する。

〈従来の技術〉 従来の半導体集積回路装置と、そのレイアウト方法とに
ついて第１４図及び第１５図を参照しつつ説明する。

複数の機能ブロックからなるビルディングブロック方式
の半導体集積回路装置は、第１４図に示すように、複数
のセルを相互に接続して得られた複数（図面では５つ）
の機能ブロックＡ−Ｅをフロ・７り間配線（図面では破
線で示している）で相互に接続して１つの半導体集積回
路装置としている。

１つの機能ブロックを構成する複数のセルの間は、相互
にセル間配線で接続され、これによって機能ブロックが
形成されるのである。

各機能ブロックＡ−Ｅは、ブロック間配線で相互に接続
される。このブロック間配線は、機能ブロックと機能ブ
ロックとの間、すなわち機能ブロックの外の配線領域に
設けられる。

かかる半導体集積回路装置を設計するレイアウト方法は
、第１５図に示すようユニ、機能ブロックを生成してフ
ロアプランを構成する工程（Ｓ、参照）と、各機能ブロ
ック内におけるセルの自動配置を行い、機能ブロックの
端子部の位置の最適化を行うとともに、セル間配線の自
動配線を行う工程（ＳＺ、Ｓ３及びＳ、参照）と　、各
機能ブロックにオーバーラツプがあれば、そのオーバー
ラツプを解消する工程（Ｓ、参照）と　、各機能ブロッ
クをブロック間配線で相互に接続する工程（Ｓ６参照）
とから構成されている。

〈発明が解決しようとする課題〉 しかしながら、上述した従来の半導体集積回路装置には
以下のような問題点がある。

すなわち、この半導体集積回路装置は、機能ブロックの
間を相互に接続するブロック間配線のための配線領域を
必要とするため、小型化に一定の限界があった。

また、このような半導体集積回路装置のレイアウト方法
は、セルを相互に接続して機能ブロックとする工程と、
機能ブロックを相互に接続する工程とか完全に独立分離
しているために、たとえ機能ブロック内にセル間配線が
存在しない未使用の配線領域があったとしても、当該未
使用の配線領域は機能ブロックを相互に接続する際には
全く利用されず、小型化に貢献することかできない。

このため、ブロック間配線か増加するにつれて、半導体
集積回路装置のチップ面積が増大する傾向がある。半導
体集積回路装置は小型化が重要なポイントとして要求さ
れるので、ブロック間配線のための配線領域の縮減が望
まれる。

また、ブロック間配線は短い方が寄生容量、信号伝達時
間等の観点からも好ましい。特に、セル間配線とブロッ
ク間配線との長さの違いが大きくなればなるほど、最大
信号遅延と、最小信号遅延との差が太き（なり、信号の
レーシングが発生する。

本発明は上記事情に鑑みて創案されたもので、フロ、り
間配線のための配線領域を縮減することにより小型化を
図るとともに、ブロック間配線を短くすることかできる
半導体集積回路装置とそのレイアウト方法を提供するこ
とを目的としている。

く課題を解決するための手段〉 請求項１に係る半導体集積回路装置は、複数の機能ブロ
ックから構成される半導体集積回路装置であって、機能
ブロックを相互に接続するブロック間配線が機能ブロッ
クを通過して設けられている。

請求項２に係る半導体集積回路装置におけるブロック間
配線は、自身が接続されることのない機能ブロックを通
過し、当該機能ブロック内のセルを相互に接続するセル
間配線が存在しない未使用の配線領域を通過している。

請求項３に係る半導体集積回路装置におけるブロック間
配線が通過する未使用の配線領域は、機能ブロックの隅
部に設けられている。

また、請求項４に係る半導体集積回路装置のレイアウト
方法は、 半導体集積回路装置を構成する複数の機能ブロックの概
略的形状を見積もり、各機能ブロックの概略的位置を決
定する工程と、 各機能ブロックが所定の機能を発揮するように各機能ブ
ロック内のセルを相互にセル間配線で接続し、機能ブロ
ックの入出力部たる端子部の配置を行う工程と、 各機能ブロック内においてセル間配線か存在しない未使
用の配線領域のうち、機能ブロックを相互に接続するブ
ロック間配線が通過可能で、かつブロック間配線を形成
しても機能ブロックの面積を増大させない未使用の配線
領域を選択する工程と、 機能ブロックの面積が増大しない範囲において前工程で
選択された未使用の配線領域を通過するブロック間配線
の端子部を再配置する工程と、機能ブロックの面積が増
大しない範囲において前工程で再配置されるべき端子部
に接続されたセル間配線の再配置を行う工程とを有して
いる。

さらに、請求項５に係る半導体集積回路装置のレイアウ
ト方法は、半導体集積回路装置を構成する複数の機能ブ
ロックの概略的形状を見積ちり、各機能ブロックの概略
的位置を決定する工程と、各機能ブロックを相互に接続
するブロック間配線の概略的配置を行う工程と、 ブロック間配線のうち機能ブロックを通過させるべきブ
ロック間配線を決定する工程と、機能ブロックを通過す
るブロック間配線を考量して各機能ブロックの入出力部
たる端子部の位置を最適化する工程と、 機能ブロックを通過するブロック間配線を優先しつつ、
各機能ブロックが所定の機能を発揮するように各機能ブ
ロック内のセルを相互に接続するセル間配線を自動接続
する工程と、 各機能ブロックの端子部の位置を考慮して各機能ブロッ
クの位置を最適化する工程と、ブロック間配線を自動配
線する工程とを有している。

〈作用〉 本発明に係る半導体集積回路装置は、機能ブロック間の
配線領域のみならず、機能ブロック内にもブロック間配
線が形成されている。

また、本発明に係る半導体集積回路装置のレイアウト方
法によると、機能ブロックにブロック間配線を通過させ
る。

〈実施例〉 以下、図面を参照して本発明に係る一実施例を説明する
。

第１図は本発明の一実施例に係る半導体集積回路装置の
概略的説明図、第２図は本発明の一実施例に係る半導体
集積回路装置のレイアウト方法を示すフローチャート、
第３図〜第９図はこのレイアウト方法の工程を示す説明
図、第１０図は他の半導体集積回路装置のレイアウト方
法を示すフローチャート、第１１［Ｄ〜第１３図はこの
レイアウト方法の工程を示す説明図である。

なお、以下の説明で特定のブロック間配線を示す場合、
例えば機能プロ・７りＡとＢとを接続するブロック間配
線はＩＴＡＪで示し、同一の機能ブロックの間Ｓこ複数
のブロック間配線かある場合には、ｒＡＢ、　、ＡＢｚ
　＝のように示すものとする。

本実施例に係る半導体集積回路装置は、第１図に示すよ
うに、５つの機能ブロックＡ、Ｂ、Ｃ１Ｄ及びＥからな
る半導体集積回路装置であって、機能フロフクＡとＥと
を相互Ｃ二接続するブロック間配線ＡＥ、　、ＡＥ２か
、機能ブロックＢ内のセルを相互に接続するセル間配線
の存在しない未使用の配線領域を通過している。

機能ブロックとは、１つの機能を発揮するようにセル間
配線で接続された複数のセルの集合をいう。

かかる機能ブロックの縁部には、入出力部たる端子部が
設けられており、当該端子部をブロック間配線で接続す
ることによって、１つの半導体集積回路装置が構成され
ている。

一般にセル間配線は、機能ブロックの中央部付近に密集
しがちであり、隅部になるほど疎らになる傾向がある。

すなわち、機能ブロックの隅部（機能ブロックの４隅と
周縁部）には、セル間配線か存在しない未使用の配線領
域か比較的多く存在するのである。

セル間配線が存在しない未使用の配線領域は、機能ブロ
ックの有する機能には、何ら貢献することがないので、
かかる未使用の配線領域にブロック間配線（本実施例の
場合は、ＡＥ、　、ＡＥ２）を形成すれば、機能ブロッ
ク間の配線領域を削減し、半導体集積回路装置を小型化
を図ることがてきる。

なお、−船釣に未使用の配線領域は、機能ブロックの隅
部に多いだけであって、隅部にしか未使用の配線領域が
存在しないわけではなく、機能ブロックによっては中央
部にも未使用の配線領域か存在することもある。

上述したように、機能ブロックの未使用の配線領域にブ
ロック間配線を形成するためのレイアウト方法について
第２図〜第９図を参照しつつ説明する。なお、第３図〜
第６図及び第９図については、説明の都合上、各機能ブ
ロックＡ−Ｅを第１図とは異なるように表現している。

また、第７図及び第８図は、第３図等とは異なるよう５
こ表現巳でいる。

まず、ブロック間配線で各機能ブロックＡ−Ｅを接続じ
た論理回路回（第３図参院）に従いつつ、各機能フロフ
クＡ−Ｅの大きさ、形状を見積もり、半導体集積回路装
置内部における各機能ブロックＡ〜Ｅの概略的、相対的
な位置を示すフロアプランを決定する（第２図うこ示す
Ｓ１参照）。

すなわち、フロアプランとしては、第４図に示すよう乙
こ、中央に機能ブロックＣを位置させ、その左側Ｓこ機
能ブロックＡ、Ｅを、右側に機能ブロックＢ、Ｄをそれ
ぞれ位置させるのである。

なお、第３図に示すＰ１〜Ｐ６は、半導体集積回路装置
のバットを示している。

次に、機能ブロックＡ−Ｅが所定の機能を発揮すように
各機能ブロックＡ−Ｅ内のセルを相互にセル間配線で接
続し、機能ブロックＡ−Ｅの人出力部たる端子部の配置
を計画する（第２図に示すＳ２〜Ｓ４参照）。この工程
では、各機能ブロックＡ−Ｅを相互乙こ接続するブロッ
ク間配線：よすべて機能ブロックＡ−Ｅの外部、すなわ
ち各機能ブロックＡ−Ｅの間の配線領域に形成されるも
のとする。また、この工程では、各機能ブロックＡ〜Ｅ
か可能な限りオーバーラツプ′−ないようにするか、各
機能ブロックＡ−Ｅかオーバーラツプした場合には、こ
のオーバーラツプを解消する（第２図に示すＳ、参照）
。

ここまでは、従来のレイアウト方法と異なる点はない。

次に、各機能ブロックＡ−Ｅ内においてセル間配線が存
在しない未使用の配線領域のうち、機能ブロックＡ−Ｅ
を相互に接続するブロック間配線が通過可能で、かつブ
ロック間配線を形成しても機能ブロックの面積を増大さ
せない未使用の配線領域を選択する（第２図に示す３６
〜Ｓ７参照）。

以下、本実施例では、第６図に示すように、中央に位置
する機能ブロックＣに４つの未使用の配線領域α、β、
Ｔ及びδが存在する。そして、かかる未使用の配線領域
α、β、Ｔ及びδには、それぞれ機能ブロックＡとＤと
を接続するプロノク間配線ＡＤ、機能ブロックＡとＢと
を接続する２本のブロック間配線ＡＢ、　、ＡＢ２及び
機能ブロックＢとＥとを接続するブロック間配線ＢＥが
通過するものとして説明を行う。

次に、機能ブロックＣの面積が増大しない範囲において
、前工程で選択されｆコ未使用の配線領域α、β、γ及
びδを通過するブロック間配線ＡＢ、　、ＡＢ、　、Ａ
Ｄ及びＢＥの端子部の再配置を計画する（第２図に示す
Ｓ８参照）。

この端子部の再配置の詳細について、第７図を参照しつ
つ説明する。

機能ブロックＸとＹとの間を接続する２本のブロック間
配線ＸＹ、　、ＸＹ２かあり、機能ブロックＸ、Ｙに挟
まれた機能ブロックＺに２つの未使用の配線領域ψ、ω
かあり、かつ機能ブロックＸに端子部χＩ、ＸＺ、機能
ブロックＹに端子部Ｙ１、Ｙ２がそれぞれ形成されてい
るとする。

かかる場合において、ブロック間配線ＸＹ、か未使用の
配線領域ψを通過するならば、端子部Ｘ１、ＹＩ　は、
それぞれＸ　１　’　、Ｙ　１　’　テ示Ｔ位１Ｓこあ
る方がよい。ここで、端子部ｘ、　、ｙ、を、それぞれ
ｘ、’　、ｙ、’の位置に移動可能ならば、この位置に
再配置し、未使用の配線領域ψにブロック間配線ｘＹ１
を通過させる。

また、未使用の配線領域ωにブロック間配線ＸＹ２を通
過させるならば、端子部×２はｘ２′の位置に移動させ
た方かよいが、端子部Ｙ２は未使用の配線領域ωの間近
にあるので、他の端子部×１、Ｘ２及びＹ、のように移
動させる必要はない。

かかる端子部の再配置を本実施例の場合二こ当てはめる
と、４つのブロック間配線ＡＢ、　、ＡＢ２、ＡＤ及び
ＢＥのすべてに必要となる。

次に、前工程で端子部を移動させたならば、機能ブロッ
クの面積が増大しない範囲において、前工程で再配置さ
れるべき端子部に接続されたセル間配線の再配置を計画
する（第２回に示すＳ、参照）。

このセル間配線の再配置の詳細について、第８図を参照
しつつ説明する。

第８図は機能ブロックＫを構成するセルに、、Ｋ、と、
このセルに、　、Ｋ、を相互二こ接続するセル間配線に
α、Ｋβと、このセル間配線にαか接続された端子部に
、とを示している。

端子部に１をに１′の位置に移動させ之ことＳこよって
、破線で示すセル間配線にαは、実線で示すセル間配線
にβに変更される。

ただし、セル間配線にβに変更することによって、機能
ブロックにの面積が増大するならば、セル間配線の再配
置は行わない。従って、この場合には端子部に、のに１
′への移動も行わない。

セル間配線の再配置の計画が完了したならば、各機能ブ
ロックＡ−Ｅをブロック間配線で接続する（第２図に示
すＳ、。参照） 次に、上述した半導体集積回路装置のレイアウト方法と
は異なるレイアウト方法について第１０図〜第１３図を
参照しつつ説明する。

以下のレイアウト方法が上述したものと異なる点は、機
能ブロックを通過するブロック間配線のレイアウトをセ
ル間配線のレイアウト以前に決定することである。

まず、半導体集積回路装置を構成する５つの機能ブロッ
クＡ−Ｅの概略的形状、大きさ等を見積もり、各機能ブ
ロックＡ−Ｅの概略的位置を決定する。すなわち、フロ
アプランを決定するのである（第１０図に示すＳｌ参照
）。なお、以下の説明では、上述したレイアウト方法の
場合と同様に、中央に機能ブロックＣを位置させ、その
左側に機能ブロックＡ、Ｅを、右側に機能ブロックＢ、
　Ｄをそれぞれ位置させるものとする。

各機能ブロックの概略的形状等を見積もるには、２つの
手法がある。機能ブロック内に形成すべきセル間配線か
ら概略的形状等を見積もる手法と、いわゆる見積もりプ
ログラムを利用する手法とである。この段階にδける機
能ブロックの概略的形状等の見積もりが正確であればあ
るほど、半導体集積回路装置を小型化することができる
ので、設計者は２つの手法を比較しつつ、より好適な手
法で見積もりを行う。

フロアプランが決定したならば、各機能ブロックＡ−Ｅ
を相互に接続するブロック間配線の概略的装置を行う（
第１０図二こ示すＳ２参照）。

二の概略的配置は、前工程で見積もられた機能ブロック
の形状に可能な限り忠実に行われる。すなわち、ブロッ
ク間配線の配線長の短縮化と、通過する機能ブロックを
少なくすることを目標とじて行われるのである。

ブロック間配線のうち機能ブロックを通過させるべきブ
ロック間配線を決定する（第１Ｏ図に示すＳ３参照）。

ここでは、上述したレイアウト方法と同様１−Ｆ、機能
ブロックＡとＤとを接続するブロック間配線ＡＤ、機能
ブロックＡとＢとを接続する２本のブロック間配線ＡＢ
、、Ａ８２及び機能ブロックＢとＥとを接続するブロア
・り間配線ＢＥが機能ブロックＣを通過するものとして
説明を行う。

機能ブロックＣを通過するブロック間配線ＡＤ、ＡＢｌ
、ＡＢ２及びＢＥを考量して各機能ブロックＡ−Ｅの入
出力部たる端子部の位置を最適化する（第１Ｏ図に示す
Ｓ４参緊）。

端子部の位置の最適化について、第１１図のような場合
を例コこ挙げて説明する。機能ブロックχの端子部χ１
と、機能ブロックｙの端子部ｙ１とかブロック間配線χ
ｙで接続されなければならない場合に、第１１図Ｃａ）
に示すようユニ両端子部χ１、ｙ、がずれていると、破
線で示すようなりランク状のフロ、り間配線χｙを形成
しなければならない。

この場合において、端子部χ３、ｙｌの位置を最適化す
るとは、第１１図（ｂ）に示すように、機能ブロックχ
の端子部χ１を機能ブロックｙの端子部ｙ１の真上（図
面上における真キ）に移動させることをいう。このよう
に、端子部χ１を移動させると、真っ直くなブロック間
配線χｙを形成することができる。従って、ブロック間
配線χｙをより短縮することができる。勿論、機能ブロ
ックｙの端子部ｙ、を機能ブロックχの端子部χ１の真
下に移動させてもよい。

上述した端子部の位置の最適化は、機能プロ。

りの縁部に、ブロック間配線によって相互に接続される
端子部がある場合について説明したが、機能ブロックの
内方に端子部かある場合における端子部の位置の最適化
は異なった手法で行う。すなわち、第１２図（ａ）　５
こ示すように、機能ブロックＡの内方にある瑞子部へ〇
、Ａ２は、機能ブロックＡの縁部に移動させ、端子部Ａ
１　’　、Ａｚ　’　とするのである（第１２図（ｂ）
参照）。すなわち、端子部をブロック間配線の重心に近
い方向に移動させるのである。

これで、各機能ブロックＡ〜Ｅの端子部の位置の最適化
が終了した。

次に、機能ブロックＣを通過するブロック間配線ＡＤ、
ＡＢ、、Ａ８２及びＢＥを優先しつつ、各機能ブロック
Ａ−Ｅが所定の機能を発揮するように各機能ブロックＡ
−Ｅ内のセルを相互シこ接続、　するセル間配線を自動
接続する（第１０図のＳ５参照）。

ここで、子機能ブロックＣを通過するブロック間配線Ａ
Ｄ、ＡＢ、　、ＡＢ２及びＢＥを優先」させるとは、す
でに機能ブロックＣを通過しているブロック間配線ＡＤ
、ＡＢ、　、ＡＢ２及びＢＥを変更することなく、機能
ブロンクＣ内のセル間配線を行うことをいう。従って、
機能ブロックＣにセル間配線を形成することによって、
ブロック間配線Ａ　Ｄ　、　Ａ　Ｂ　＋　、Ａ　Ｂ　ｚ
及びＢＥを変更することはない。

このセル間配線の形成の際において、ステップＳＩＳこ
セル間配線に基づいて機能ブロックの概酩的形状等の見
積もりを行っている場合シこは、この段階でセル間配線
の自動配線のみを行う。一方、いわゆる見積もりプログ
ラムで機能ブロックの概略的形状等を見積もっている場
合には、−旦セル間配線を自動配線した後に、再び端子
部の位置を見積もってセル間配線の自動配線を行う必要
がある。

次に、セル間配線が終了した機能ブロックＡ〜Ｅの端子
部の位置を考慮して各機能ブロックＡ〜Ｅの位置を最適
化する（第１Ｏ図の５６参照）。

ここで、「機能ブロックの位置を最適化Ｊするとは、第
１３図（ａ）に示すように、２つの機能ブロックχ、ｙ
の端子部χ１、χ２、ｙｌ、ｙ２がずれており、かつ一
方がクリティカルブロックでない場合に、クリティカル
ブロックでない機能ブロックχをクリティカルブロック
ｙに対して相対的に移動させ、２つの機能ブロックχ、
ｙの端子部χヨとＶｌ、χ２とｙ２が可能な限り相対す
るようにすることをいう。このように、クリティカルブ
ロックでない機能ブロックχを移動させると、第１３図
（ｂ）に示すように、機能フロ、りχ、ｙの間のブロッ
ク間配線χｙ１、χｙ２を直線的↓こ構成することがで
きる。なお、クリティカルブロックとは、機能ブロック
のうちで、移動させると半導体集積回路装置の大きさが
変わるような機能ブロックをいう。例えは、第１２図に
示すような半導体集積回路装置であれば、機能ブロンク
Ｅ以外はすべてクリティカルブロックである。

ここまでの工程で、機能ブロックを通過するブロック間
配線、各機能ブロックの位置、各機能ブロックの端子部
の位置及び各機能ブロック内のセルを相互に接続するセ
ル間配線が決定されたので、残余のブロック間配線、す
なわち機能ブロックを通過しないブロック間配線の自動
配線を行う（第１０図の３７参脇）。

〈発明の効果〉 本発明に係る半導体集積回路装置は、複数の機能ブロッ
クから構成される半導体集積回路装置であって、機能ブ
ロックを相互に接続するブロック間配線が機能ブロック
を通過じで設けられている。

従って、従来では機能ブロックと機能ブロックとの間の
配線領域に形成されていたブロック間配線を機能ブロッ
クの機能の発揮には役立たない未使用の配線領域に形成
するので、全体の面積を低減することができる。さらに
、ブロック間配線長か短くなり、寄生容量も少なく、信
号伝達時間も短くなり、チップの動作速度を向上させる
ことができる。このため、第３図等に示したような半導
体集積回路装置であれば、第９図に斜線で示す部分を削
減することができる。

また、未使用の配線領域は、機能フロ・ンクの隅部に存
在することが多いので、機能ブロックを通過するブロッ
ク間配線は、機能ブロックの隅部に形成されることが多
い。

さらに、本発明に係る半導体集積回路装置のレイアウト
方法は、半導体集積回路装置を構成する複数の機能ブロ
ックの概略的形状を見積もり、各機能ブロックの概略的
位置を決定する工程と、各機能ブロックか所定の機能を
発揮するように各機能ブロック内のセルを相互にセル間
配線で接続し、機能ブロックの入出力部たる端子部の配
置を行う工程と、各機能ブロック内においてセル間配線
が存在しない未使用の配線領域のうち、機能ブロックを
相互に接続するブロック間配線が通過可能で、かつブロ
ック間配線を形成しても機能ブロックの面積を増大させ
ない未使用の配線領域を選択する工程と、機能ブロック
の面積が増大しない範囲において前工程で選択された未
使用の配線領域を通過するブロック間配線の端子部を再
配置する工程と、機能ブロックの面積が増大しない範囲
において前工程で再配置されるべき端子部に接続された
セル間配線の再配置を行う工程とを有している。

従って、従来のものより面積を低減させ、かつブロック
間配線が短くなった半導体集積回路装置を提供すること
か可能になる。

また、他のレイアウト方法であれば、半導体集積回路装
置を構成する複数の機能ブロックの概略的形状を見積も
り、各機能ブロックの概略的位置を決定する工程と、各
機能ブロックを相互に接続するブロック間配線の概略的
配置を行う工程と、ブロック間配線のうち機能ブロック
を通過させるべきブロック間配線を決定する工程と、機
能ブロックを通過するフロνり間配線を考量して各機能
ブロックの入出力部たる端子部の位置を最適化する工程
と、機能ブロックを通過するブロック間配線を優先しつ
つ、各機能ブロックが所定の機能を発揮するように各機
能ブロック内のセルを相互に接続するセル間配線を自動
接続する工程と、各機能ブロックの端子部の位置を考慮
して各機能ブロックの位置を最適化する工程と、ブロッ
ク間配線を自動配線する工程とを有しているので、ブロ
ック間配線をより短くすることができる。従って、セル
間配線とブロック間配線との長さの遅いに起因する信号
のレーシングが発生しにくくなる。

【図面の簡単な説明】

第１図は本発明の一実施例Ｓこ係る半導体集積回路装置
の概略的説明図、第２図は本発明の一実施例に係る半導
体集積回路装置のレイアウト方法を示すフローチャート
、第３図〜第９図はこのレイアウト方法の工程を示す説
明図、第１０図は他の半導体集積回路装置のレイアウト
方法を示すフローチャート、第１１図〜第１３図はこの
レイアウト方法の工程を示す説明図、第１４図は従来の
半導体集積回路装置の概略的説明図、第１５図は従来の
半導体集積回路装置のレイアウト方法を示すフローチャ
ートである。 Ａ、Ｂ、Ｃ，Ｄ、Ｅ・・・機能ブロック、ＡＢ、　、Ａ
Ｂ２、ＡＤ、ＢＥ・・・ブロック間配線、α、β、Ｔ、
δ・・・未使用の配線領域。

Claims (4)

【特許請求の範囲】
1. （１）複数の機能ブロックから構成される半導体集積回
   路装置において、機能ブロックを相互に接続するブロッ
   ク間配線が機能ブロックを通過して設けられていること
   を特徴とする半導体集積回路装置。
2. （２）前記ブロック間配線は、自身が接続されることの
   ない機能ブロックを通過し、当該機能ブロック内のセル
   を相互に接続するセル間配線が存在しない未使用の配線
   領域を通過していることを特徴とする請求項１記載の半
   導体集積回路装置。
3. （３）前記ブロック間配線が通過する未使用の配線領域
   は、機能ブロックの隅部に設けられていることを特徴と
   する請求項１及び２記載の半導体集積回路装置。
4. （４）半導体集積回路装置を構成する複数の機能ブロッ
   クの概略的形状を見積もり、各機能ブロックの概略的位
   置を決定する工程と、 各機能ブロックが所定の機能を発揮するように各機能ブ
   ロック内のセルを相互にセル間配線で接続し、機能ブロ
   ックの入出力部たる端子部の配置を行う工程と、 各機能ブロック内においてセル間配線が存在しない未使
   用の配線領域のうち、機能ブロックを相互に接続するブ
   ロック間配線が通過可能で、かつブロック間配線を形成
   しても機能ブロックの面積を増大させない未使用の配線
   領域を選択する工程と、 機能ブロックの面積が増大しない範囲において前工程で
   選択された未使用の配線領域を通過するブロック間配線
   の端子部を再配置する工程と、機能ブロックの面積が増
   大しない範囲において前工程で再配置されるべき端子部
   に接続されたセル間配線の再配置を行う工程とを具備し
   たことを特徴とする半導体集積回路装置のレイアウト方
   法。（５）半導体集積回路装置を構成する複数の機能ブ
   ロックの概略的形状を見積もり、各機能ブロックの概略
   的位置を決定する工程と、 各機能ブロックを相互に接続するブロック間配線の概略
   的配置を行う工程と、 ブロック間配線のうち機能ブロックを通過させるべきブ
   ロック間配線を決定する工程と、機能ブロックを通過す
   るブロック間配線を考量して各機能ブロックの入出力部
   たる端子部の位置を最適化する工程と、 機能ブロックを通過するブロック間配線を優先しつつ、
   各機能ブロックが所定の機能を発揮するように各機能ブ
   ロック内のセルを相互に接続するセル間配線を自動接続
   する工程と、 各機能ブロックの端子部の位置を考慮して各機能ブロッ
   クの位置を最適化する工程と、 ブロック間配線を自動配線する工程とを具備したことを
   特徴とする半導体集積回路装置のレイアウト方法。