JPH06236921A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06236921A JPH06236921A JP2140693A JP2140693A JPH06236921A JP H06236921 A JPH06236921 A JP H06236921A JP 2140693 A JP2140693 A JP 2140693A JP 2140693 A JP2140693 A JP 2140693A JP H06236921 A JPH06236921 A JP H06236921A
- Authority
- JP
- Japan
- Prior art keywords
- macro
- integrated circuit
- semiconductor integrated
- wiring
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】マクロモジュールどおしやマクロモジュールと
基本論理回路セルを接続する配線の長さを短くでき、配
線を容易に行うことができる半導体集積回路を提供す
る。 【構成】半導体集積回路に３つのマクロモジュール３
０，４０，５０を配置し、マクロモジュール３０の一辺
３２に信号出力ピン３２ａを備え、一辺３４に信号入力
ピン３４ａを備えた。またマクロモジュール４０の二辺
４２，４４には信号出力ピン４２ａ，４４ａ、二辺４
６，４８には信号入力ピン４６ａ，４８ａを備えた。ま
たマクロモジュール５０の一辺５２には、信号出力ピン
５２ａを備えた。
基本論理回路セルを接続する配線の長さを短くでき、配
線を容易に行うことができる半導体集積回路を提供す
る。 【構成】半導体集積回路に３つのマクロモジュール３
０，４０，５０を配置し、マクロモジュール３０の一辺
３２に信号出力ピン３２ａを備え、一辺３４に信号入力
ピン３４ａを備えた。またマクロモジュール４０の二辺
４２，４４には信号出力ピン４２ａ，４４ａ、二辺４
６，４８には信号入力ピン４６ａ，４８ａを備えた。ま
たマクロモジュール５０の一辺５２には、信号出力ピン
５２ａを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、所定の機能を実現する
マクロモジュールを備えた半導体集積回路に関する。
マクロモジュールを備えた半導体集積回路に関する。
【０００２】
【従来の技術】敷き詰め型ゲートアレイ或いはセルベー
ス方式の半導体集積回路が従来から知られている。この
半導体集積回路には、複数の基本論理回路とこの基本論
理回路が組み合わされたマクロモジュールが形成される
が、これは次のような順序で設計・製造される。 （１）レイアウト用ネットリストを作成する。 （２）入出力用セルとの接続関係を考慮に入れて、マク
ロモジュールを配置する場所を定める（フロアプラ
ン）。 （３）自動配置する。 （４）自動配線する。これら（１）〜（４）の工程によ
り所望の機能を備えた半導体集積回路を得られる。
ス方式の半導体集積回路が従来から知られている。この
半導体集積回路には、複数の基本論理回路とこの基本論
理回路が組み合わされたマクロモジュールが形成される
が、これは次のような順序で設計・製造される。 （１）レイアウト用ネットリストを作成する。 （２）入出力用セルとの接続関係を考慮に入れて、マク
ロモジュールを配置する場所を定める（フロアプラ
ン）。 （３）自動配置する。 （４）自動配線する。これら（１）〜（４）の工程によ
り所望の機能を備えた半導体集積回路を得られる。
【０００３】上述のマクロモジュールの外観形状は通常
四角形などの多角形であり、このマクロモジュールどお
しが、信号入力ピン及び信号出力ピンを介して接続され
ることもある。マクロモジュールどおしが接続される際
の配線の状態を、図４を参照して説明する。図４は、配
線状態を説明するために半導体集積回路の一部を拡大し
て示した図である。
四角形などの多角形であり、このマクロモジュールどお
しが、信号入力ピン及び信号出力ピンを介して接続され
ることもある。マクロモジュールどおしが接続される際
の配線の状態を、図４を参照して説明する。図４は、配
線状態を説明するために半導体集積回路の一部を拡大し
て示した図である。
【０００４】マクロモジュール１０の２つの辺１２，１
４にはそれぞれ信号入力ピン１２ａ，１４ａおよび信号
出力ピン１２ｂ，１４ｂが交互に備えられており、また
マクロモジュール２０の４つの辺２２，２４，２６，２
８にもそれぞれ信号入力ピン２２ａ，２４ａ，２６ａ，
２８ａおよび信号出力ピン２２ｂ，２４ｂ，２６ｂ，２
８ｂが交互に備えられている。マクロモジュール１０の
信号出力ピン１４ｂを、マクロモジュール２０の信号入
力ピン２２ａ，２４ａ，２６ａ，２８ａのいずれかと接
続するためには、例えば図４の破線２９で示される配線
になる。
４にはそれぞれ信号入力ピン１２ａ，１４ａおよび信号
出力ピン１２ｂ，１４ｂが交互に備えられており、また
マクロモジュール２０の４つの辺２２，２４，２６，２
８にもそれぞれ信号入力ピン２２ａ，２４ａ，２６ａ，
２８ａおよび信号出力ピン２２ｂ，２４ｂ，２６ｂ，２
８ｂが交互に備えられている。マクロモジュール１０の
信号出力ピン１４ｂを、マクロモジュール２０の信号入
力ピン２２ａ，２４ａ，２６ａ，２８ａのいずれかと接
続するためには、例えば図４の破線２９で示される配線
になる。
【０００５】
【発明が解決しようとする課題】上述のように従来のマ
クロモジュールは、１つの辺に信号入力ピンと信号出力
ピンが混在しているため、信号の流れに規則性が無い。
このため、信号の流れを考慮したマクロモジュールの配
置ができず、マクロモジュールどおしを接続するために
これらの間で配線を行う際は、図４に示されるように、
配線が迂回して行なわれることもあり配線の長さが長く
なり、配線を行いにくくなるという問題がある。マクロ
モジュールと基本論理回路セルとの間の配線についても
同様の問題がある。
クロモジュールは、１つの辺に信号入力ピンと信号出力
ピンが混在しているため、信号の流れに規則性が無い。
このため、信号の流れを考慮したマクロモジュールの配
置ができず、マクロモジュールどおしを接続するために
これらの間で配線を行う際は、図４に示されるように、
配線が迂回して行なわれることもあり配線の長さが長く
なり、配線を行いにくくなるという問題がある。マクロ
モジュールと基本論理回路セルとの間の配線についても
同様の問題がある。
【０００６】本発明は、上記事情に鑑み、マクロモジュ
ールどおしやマクロモジュールと基本論理回路セルを接
続する配線の長さを短くでき、配線を容易にした半導体
集積回路を提供することを目的とする。
ールどおしやマクロモジュールと基本論理回路セルを接
続する配線の長さを短くでき、配線を容易にした半導体
集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体集積回路は、所定の機能を実現する、
複数の信号入力ピン及び複数の信号出力ピンを有する多
角形のマクロモジュールを備えた半導体集積回路におい
て、上記マクロモジュールの各辺それぞれが、上記信号
入力ピン及び上記信号出力ピンのうち高々一方を備えた
ことを特徴とするものである。
の本発明の半導体集積回路は、所定の機能を実現する、
複数の信号入力ピン及び複数の信号出力ピンを有する多
角形のマクロモジュールを備えた半導体集積回路におい
て、上記マクロモジュールの各辺それぞれが、上記信号
入力ピン及び上記信号出力ピンのうち高々一方を備えた
ことを特徴とするものである。
【０００８】
【作用】本発明の半導体集積回路のマクロモジュールで
は、信号入力ピンが備えられた辺には信号が入力される
のみ、信号出力ピンが備えられた辺からは信号が出力さ
れるのみというように、各辺ごとに信号の入力方向と出
力方向が定められ各辺ごとに信号の流れに規則性をもた
せることができる。このため信号の入出力方向を考慮に
入れたマクロモジュールの配置や配線を行うことがで
き、これによりこのマクロモジュールを備えた半導体集
積回路全体の配線の長さを短くすることができ、配線を
容易に行うことができる。
は、信号入力ピンが備えられた辺には信号が入力される
のみ、信号出力ピンが備えられた辺からは信号が出力さ
れるのみというように、各辺ごとに信号の入力方向と出
力方向が定められ各辺ごとに信号の流れに規則性をもた
せることができる。このため信号の入出力方向を考慮に
入れたマクロモジュールの配置や配線を行うことがで
き、これによりこのマクロモジュールを備えた半導体集
積回路全体の配線の長さを短くすることができ、配線を
容易に行うことができる。
【０００９】
【実施例】次に、本発明の半導体集積回路の一実施例
を、図面を参照して説明する。図１は、配線状態を説明
するために半導体集積回路の一部を拡大して示した拡大
図である。この半導体集積回路には、３つのマクロモジ
ュール３０，４０，５０が備えられている。マクロモジ
ュール３０の一辺３２には信号出力ピン３２ａ、一辺３
４には信号入力ピン３４ａが備えられており、またマク
ロモジュール４０の二辺４２，４４には信号出力ピン４
２ａ，４４ａ、二辺４６，４８には信号入力ピン４６
ａ，４８ａが備えられている。また、マクロモジュール
５０の一辺５２には、信号出力ピン５２ａが備えられて
いる。
を、図面を参照して説明する。図１は、配線状態を説明
するために半導体集積回路の一部を拡大して示した拡大
図である。この半導体集積回路には、３つのマクロモジ
ュール３０，４０，５０が備えられている。マクロモジ
ュール３０の一辺３２には信号出力ピン３２ａ、一辺３
４には信号入力ピン３４ａが備えられており、またマク
ロモジュール４０の二辺４２，４４には信号出力ピン４
２ａ，４４ａ、二辺４６，４８には信号入力ピン４６
ａ，４８ａが備えられている。また、マクロモジュール
５０の一辺５２には、信号出力ピン５２ａが備えられて
いる。
【００１０】ここで、マクロモジュール３０の信号入力
ピン３４ａを、マクロモジュール４０の２辺４２，４４
に備えられた信号出力ピン４２ａ，４４ａのいずれかに
接続しようとすると、その配線は、例えば図１の破線で
示されるようになる。この配線は、信号入力ピンと信号
出力ピンとを短い距離で結ぶようになっているため、図
４に示される従来の配線に比べて、配線の長さを短くで
き配線を容易に行うことができる。
ピン３４ａを、マクロモジュール４０の２辺４２，４４
に備えられた信号出力ピン４２ａ，４４ａのいずれかに
接続しようとすると、その配線は、例えば図１の破線で
示されるようになる。この配線は、信号入力ピンと信号
出力ピンとを短い距離で結ぶようになっているため、図
４に示される従来の配線に比べて、配線の長さを短くで
き配線を容易に行うことができる。
【００１１】次に、同じ構造の２つのマクロモジュール
が配置された半導体集積回路の配線について説明する。
図２は、同じ構造の２つのマクロモジュール６０，７０
が配置された半導体集積回路を示す拡大図である。マク
ロモジュール６０の二辺６４，６６には信号入力ピン６
４ａ，６６ａ、二辺６２，６８には信号出力ピン６２
ａ，６８ａが備えられている。一方、マクロモジュール
７０の二辺７４，７６には信号入力ピン７４ａ，７６
ａ、二辺７２，７８には信号出力ピン７２ａ，７８ａが
備えられている。このため、２つのマクロモジュール６
０，７０の間の配線は、例えば図２の破線で示されるよ
うに、隣接する二辺６６，７２に備えられた信号ピンど
おしを接続でき、信号入力ピンと信号出力ピンが短い距
離で結ばれ配線の長さを短くでき配線を容易に行うこと
ができる。
が配置された半導体集積回路の配線について説明する。
図２は、同じ構造の２つのマクロモジュール６０，７０
が配置された半導体集積回路を示す拡大図である。マク
ロモジュール６０の二辺６４，６６には信号入力ピン６
４ａ，６６ａ、二辺６２，６８には信号出力ピン６２
ａ，６８ａが備えられている。一方、マクロモジュール
７０の二辺７４，７６には信号入力ピン７４ａ，７６
ａ、二辺７２，７８には信号出力ピン７２ａ，７８ａが
備えられている。このため、２つのマクロモジュール６
０，７０の間の配線は、例えば図２の破線で示されるよ
うに、隣接する二辺６６，７２に備えられた信号ピンど
おしを接続でき、信号入力ピンと信号出力ピンが短い距
離で結ばれ配線の長さを短くでき配線を容易に行うこと
ができる。
【００１２】次に、半導体集積回路に４つマクロモジュ
ールを配置した場合の信号の流れを図３を参照して説明
する。図３は、４つマクロモジュールの間の信号の流れ
を示す模式図である。半導体集積回路には４つのマクロ
モジュール８０，９０，１００，１１０が備えられてお
り、これら４つのマクロモジュール８０，９０，１０
０，１１０の互いに向き合って隣接した辺の一方には信
号入力ピン、他方には信号出力ピンが備えられている。
例えばマクロモジュール８０の辺８２には信号入力ピン
が備えられ、マクロモジュール１１０の辺１１２には信
号出力ピンが備えられているとする。このように４つの
マクロモジュール８０，９０，１００，１１０の各辺に
信号入力ピンまたは信号出力ピンのいずれか一方が備え
られ、信号の流れが矢印ａ〜ｊで示される方向になるよ
うにすると、マクロモジュール８０，９０，１００，１
１０どおしの配線の長さを短くすることができ、配線を
容易に行うことができる。
ールを配置した場合の信号の流れを図３を参照して説明
する。図３は、４つマクロモジュールの間の信号の流れ
を示す模式図である。半導体集積回路には４つのマクロ
モジュール８０，９０，１００，１１０が備えられてお
り、これら４つのマクロモジュール８０，９０，１０
０，１１０の互いに向き合って隣接した辺の一方には信
号入力ピン、他方には信号出力ピンが備えられている。
例えばマクロモジュール８０の辺８２には信号入力ピン
が備えられ、マクロモジュール１１０の辺１１２には信
号出力ピンが備えられているとする。このように４つの
マクロモジュール８０，９０，１００，１１０の各辺に
信号入力ピンまたは信号出力ピンのいずれか一方が備え
られ、信号の流れが矢印ａ〜ｊで示される方向になるよ
うにすると、マクロモジュール８０，９０，１００，１
１０どおしの配線の長さを短くすることができ、配線を
容易に行うことができる。
【００１３】上述の実施例では、マクロモジュールどお
しの接続を例にしたが、マクロモジュールと基本論理回
路セルを接続する場合についても同様に、配線の長さを
短くすることができ、配線を容易に行うことができる。
しの接続を例にしたが、マクロモジュールと基本論理回
路セルを接続する場合についても同様に、配線の長さを
短くすることができ、配線を容易に行うことができる。
【００１４】
【発明の効果】以上説明したように本発明の半導体集積
回路のマクロモジュールの各辺には、信号入力ピン及び
信号出力ピンのうち高々一方が備えられているため、信
号の流れを考慮した配置や配線を行うことができ、これ
により半導体集積回路全体の配線の長さを短くでき、配
線を容易に行うことができる。
回路のマクロモジュールの各辺には、信号入力ピン及び
信号出力ピンのうち高々一方が備えられているため、信
号の流れを考慮した配置や配線を行うことができ、これ
により半導体集積回路全体の配線の長さを短くでき、配
線を容易に行うことができる。
【図１】半導体集積回路の一部を示した拡大図である。
【図２】同じ構造の２つのマクロモジュールが配置され
た半導体集積回路を示す拡大図である。
た半導体集積回路を示す拡大図である。
【図３】４つマクロモジュールの間の信号の流れを示す
模式図である。
模式図である。
【図４】従来の半導体集積回路の一部を示した拡大図で
ある。
ある。
３０，４０，５０，６０，７０，８０，９０，１００，
１１０ マクロモジュール ３４ａ，４６ａ，４８ａ，６４ａ，６６ａ，７４ａ，７
６ａ 信号入力ピン ３２ａ，４２ａ，４４ａ，５２ａ，６２ａ，６８ａ，７
２ａ，７８ａ 信号出力ピン
１１０ マクロモジュール ３４ａ，４６ａ，４８ａ，６４ａ，６６ａ，７４ａ，７
６ａ 信号入力ピン ３２ａ，４２ａ，４４ａ，５２ａ，６２ａ，６８ａ，７
２ａ，７８ａ 信号出力ピン
Claims (1)
- 【請求項１】 所定の機能を実現する、複数の信号入力
ピン及び複数の信号出力ピンを有する多角形のマクロモ
ジュールを備えた半導体集積回路において、 前記マクロモジュールの各辺それぞれが、前記信号入力
ピン及び前記信号出力ピンのうち高々一方を備えたこと
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140693A JPH06236921A (ja) | 1993-02-09 | 1993-02-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140693A JPH06236921A (ja) | 1993-02-09 | 1993-02-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236921A true JPH06236921A (ja) | 1994-08-23 |
Family
ID=12054166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140693A Withdrawn JPH06236921A (ja) | 1993-02-09 | 1993-02-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236921A (ja) |
-
1993
- 1993-02-09 JP JP2140693A patent/JPH06236921A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7770144B2 (en) | Modular array defined by standard cell logic | |
| JPH0282552A (ja) | 半導体集積回路 | |
| US6696856B1 (en) | Function block architecture with variable drive strengths | |
| JPH06236921A (ja) | 半導体集積回路 | |
| US5422581A (en) | Gate array cell with predefined connection patterns | |
| JPS61208237A (ja) | マスタスライス集積回路 | |
| JPS60169150A (ja) | 集積回路 | |
| JPS63108746A (ja) | プログラマブルロジツクアレイ | |
| JPH06188397A (ja) | 半導体集積回路 | |
| JP2757445B2 (ja) | 半導体装置 | |
| JPS623584B2 (ja) | ||
| EP0422930A2 (en) | Semiconductor integrated circuit devices | |
| JPH06188315A (ja) | 半導体集積回路 | |
| JPH0669339A (ja) | 半導体装置 | |
| JPH05175334A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JP4159257B2 (ja) | 半導体集積回路装置及びその配置配線方法 | |
| JPH0786413A (ja) | 半導体装置 | |
| JPS6132456A (ja) | スタンダ−ド・セル集積回路の製造方法 | |
| JPS63306641A (ja) | 半導体集積回路 | |
| JPH07176616A (ja) | プログラム可能な論理回路 | |
| JPH113983A (ja) | 半導体装置 | |
| JP2932776B2 (ja) | Ｃｍｏｓ−ｌｓｉのセルのレイアウト方法 | |
| JPS62239545A (ja) | スキヤンパス回路内蔵形ゲ−トアレイマスタ− | |
| JPH02303145A (ja) | 集積回路用セル | |
| JPS6278848A (ja) | 大規模半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |