JPH04192606A - 保護機能付き増幅装置 - Google Patents
保護機能付き増幅装置Info
- Publication number
- JPH04192606A JPH04192606A JP2320289A JP32028990A JPH04192606A JP H04192606 A JPH04192606 A JP H04192606A JP 2320289 A JP2320289 A JP 2320289A JP 32028990 A JP32028990 A JP 32028990A JP H04192606 A JPH04192606 A JP H04192606A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- section
- emitter
- resistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はBTL方式の増幅装置に関するものである。
従来の技術
BTL方式の増幅装置の増幅部1は、第3図に示すよう
に構成されている。反転増幅器2の入力aと非反転増幅
器3の入力すを接続して駆動信号Sを印加し、反転増幅
器2の出力Cに接続されている第1の出力端子4と非反
転増幅器3の出力dに接続されている第2の出力端子5
の間に、負荷6が接続される。
に構成されている。反転増幅器2の入力aと非反転増幅
器3の入力すを接続して駆動信号Sを印加し、反転増幅
器2の出力Cに接続されている第1の出力端子4と非反
転増幅器3の出力dに接続されている第2の出力端子5
の間に、負荷6が接続される。
ここでは増幅部1は単一の集積回路チップ7の中に構成
されており、負荷6は第1の出力端子4と第2の出力端
子5に接続線8a、8bを介して外部接続されている。
されており、負荷6は第1の出力端子4と第2の出力端
子5に接続線8a、8bを介して外部接続されている。
このような具体的な使用形態としてはオーディオ用のス
ピーカ駆動回路を例に挙げることができ、この場合に負
荷6はスピーカである。
ピーカ駆動回路を例に挙げることができ、この場合に負
荷6はスピーカである。
発明が解決しようとする課題
このような従来の構成では、負荷6を接続していない状
態で増幅部1を動作させた場合には、増幅部1が破壊す
るおそれがある。
態で増幅部1を動作させた場合には、増幅部1が破壊す
るおそれがある。
また、集積回路チップ7に電源を印加して動作状態にし
た後に、接続線8a、8bによって負荷6を第1.第2
の出力端子4.5の間に接続するような場合に、第1の
出力端子4または第2の出力端子5を電源の一方C+
V cc〕や電源の他方〔接地〕に短絡させる障害が発
生しすると、同様に増幅部1が破壊するおそれがある。
た後に、接続線8a、8bによって負荷6を第1.第2
の出力端子4.5の間に接続するような場合に、第1の
出力端子4または第2の出力端子5を電源の一方C+
V cc〕や電源の他方〔接地〕に短絡させる障害が発
生しすると、同様に増幅部1が破壊するおそれがある。
本発明は上記のような障害から増幅部1を保護できる保
護機能付き増幅装置を提供することを目的とする。
護機能付き増幅装置を提供することを目的とする。
課題を解決するための手段
本発明の保護機能付き増幅装置は、第1の出力端子と第
2の出力端子の間に負荷を接続するよう構成されたBT
L方式の増幅部と、第1の出力端子にベースが接続され
た第1のトランジスタのコレクタと第2の出力端子にベ
ースが接続された第2のトランジスタのコレクタとを互
いに接続し、第1のトランジスタのエミッタと電源の一
方との間に第1の抵抗を介装し、第2のトランジスタの
エミッタと電源の他方との間に第2の抵抗を介装した負
荷状態検出部と、第1のトランジスタのエミッタと第1
の抵抗との接続点と第2のトランジスタのエミッタと第
2の抵抗との接続点の内の少なくとも一方の接続点の電
位を入力信号として、異常検出時に前記増幅部を保護す
る保護回路部とを設けたことを特徴とする。
2の出力端子の間に負荷を接続するよう構成されたBT
L方式の増幅部と、第1の出力端子にベースが接続され
た第1のトランジスタのコレクタと第2の出力端子にベ
ースが接続された第2のトランジスタのコレクタとを互
いに接続し、第1のトランジスタのエミッタと電源の一
方との間に第1の抵抗を介装し、第2のトランジスタの
エミッタと電源の他方との間に第2の抵抗を介装した負
荷状態検出部と、第1のトランジスタのエミッタと第1
の抵抗との接続点と第2のトランジスタのエミッタと第
2の抵抗との接続点の内の少なくとも一方の接続点の電
位を入力信号として、異常検出時に前記増幅部を保護す
る保護回路部とを設けたことを特徴とする。
作用
この構成によると、負荷状態検出部における第1のトラ
ンジスタのエミッタと第1の抵抗との接続点、および第
2のトランジスタのエミッタと第2の抵抗との接続点の
電位は、増幅部の第1.第2の出力端子の状態によって
変化する。
ンジスタのエミッタと第1の抵抗との接続点、および第
2のトランジスタのエミッタと第2の抵抗との接続点の
電位は、増幅部の第1.第2の出力端子の状態によって
変化する。
したがって、保護回路部によって少なくとも一方の接続
点の電位を判定することによって異常状態を検出するこ
とができ、異常状態を検出したときに保護回路部が増幅
部を破壊から保護する。
点の電位を判定することによって異常状態を検出するこ
とができ、異常状態を検出したときに保護回路部が増幅
部を破壊から保護する。
実施例
以下、本発明の実施例を第1図と第2図に基づいて説明
する。なお、従来例を示す第3図と同様の作用をなすも
のには、同一の符号を付けて説明する。
する。なお、従来例を示す第3図と同様の作用をなすも
のには、同一の符号を付けて説明する。
第1図は本発明の保護機能付き増幅装置を示す。
増幅部1の第1.第2の出力端子4,5には負荷状態検
出部9が接続されている。負荷状態検出部9は、PNP
型の第1のトランジスタ10とNPN型の第2のトラン
ジスタ11および第1.第2の抵抗12.13とで構成
されている。
出部9が接続されている。負荷状態検出部9は、PNP
型の第1のトランジスタ10とNPN型の第2のトラン
ジスタ11および第1.第2の抵抗12.13とで構成
されている。
具体的には、第1のトランジスタ10のベースを第1の
出力端子4に接続し、第2のトランジスタ11のベース
を第2の出力端子5に接続し、第1のトランジスタlO
のコレクタと第2のトランジスタ11のコレクタとを互
いに接続し、第1のトランジスタIOのエミッタと+V
0゜〔電源の一方〕との間に第1の抵抗12を介装し、
接地14(電源の他方〕と第2のトランジスタIfのエ
ミッタとの間に第2の抵抗13を介装して構成されてい
る。ここでは第1のトランジスタ10のエミッタと第1
の抵抗12との接続点をPl、第2のトランジスタIf
のエミッタと第2の抵抗13との接続点をP2と称して
以下の説明を進める。
出力端子4に接続し、第2のトランジスタ11のベース
を第2の出力端子5に接続し、第1のトランジスタlO
のコレクタと第2のトランジスタ11のコレクタとを互
いに接続し、第1のトランジスタIOのエミッタと+V
0゜〔電源の一方〕との間に第1の抵抗12を介装し、
接地14(電源の他方〕と第2のトランジスタIfのエ
ミッタとの間に第2の抵抗13を介装して構成されてい
る。ここでは第1のトランジスタ10のエミッタと第1
の抵抗12との接続点をPl、第2のトランジスタIf
のエミッタと第2の抵抗13との接続点をP2と称して
以下の説明を進める。
Plの電位■1とP2の電位V2は保護回路部としての
ミューティング部15で監視されており、ミューティン
グ部15が反転増幅器2の動作と非反転増幅器3の動作
を制御している。
ミューティング部15で監視されており、ミューティン
グ部15が反転増幅器2の動作と非反転増幅器3の動作
を制御している。
負荷状態検出部9の具体的な検出状態に基づいてミュー
ティング部15の構成を説明する。
ティング部15の構成を説明する。
増幅部1が動作していない状態で、かつ負荷6が接続さ
れていない開放状態にある場合にはVl = +v0゜ V2 = 接地電位 になる。
れていない開放状態にある場合にはVl = +v0゜ V2 = 接地電位 になる。
負荷6が開放されているか第1.第2の出力端子4また
は5が+VCCに短絡されている場合には第1のトラン
ジスター10のエミッターコレクタ間がオフして vl → +vo。
は5が+VCCに短絡されている場合には第1のトラン
ジスター10のエミッターコレクタ間がオフして vl → +vo。
になり、負荷6が正常に接続されている場合には第1の
トランジスタIQのエミッターコレクタ間がオンして Vl ”=(1/2) Vcc 十 VB
Eになる。
トランジスタIQのエミッターコレクタ間がオンして Vl ”=(1/2) Vcc 十 VB
Eになる。
負荷6が開放されているか第1.第2の出力端子4また
は5が接地に短絡されている場合には第2のトランジス
タ11のエミッターコレクタ間がオフして v2 岬 接地電位 になり、負荷6が正常に接続されている場合には第2の
トランジスタ11のエミッターコレクタ間がオンして V 2 ’F (1/2) V cc V
BEになる。
は5が接地に短絡されている場合には第2のトランジス
タ11のエミッターコレクタ間がオフして v2 岬 接地電位 になり、負荷6が正常に接続されている場合には第2の
トランジスタ11のエミッターコレクタ間がオンして V 2 ’F (1/2) V cc V
BEになる。
したがって、ミューティング部15は
■1 ″F (1/2) V cc + V BE
で、かつ V 2 ’F (1/2) V cc V
BEの状態を検出したときに、反転増幅器2と非反転増
幅器3を動作状態とし、 “V1’=+Vo。”または“V2→接地電位”の状態
を検出したときに、反転増幅器2と非反転増幅器3の増
幅動作を禁止するように構成される。
で、かつ V 2 ’F (1/2) V cc V
BEの状態を検出したときに、反転増幅器2と非反転増
幅器3を動作状態とし、 “V1’=+Vo。”または“V2→接地電位”の状態
を検出したときに、反転増幅器2と非反転増幅器3の増
幅動作を禁止するように構成される。
このように構成したため、負荷6を正常に接続しなけれ
ば増幅部1の増幅動作が実施されないため、負荷6の接
続ミスなどが原因の破壊から増幅部1を保護できる。
ば増幅部1の増幅動作が実施されないため、負荷6の接
続ミスなどが原因の破壊から増幅部1を保護できる。
上記の実施例では、保護回路部としてのミューティング
部15はPlの電位V1とP2の電位V2の二つの電位
を入力信号として増幅部1を保護したが、これは第2図
に示すようにPlの電位V1だけを入力信号として増幅
部1を保護することもできる。この場合のミューティン
グ部15はVl ”F(1/2) Vcc +
Vagを検出したときに増幅部1を動作状態とし uV
1崎+Voo”の状態を検出したときに増幅部1の増幅
動作を禁止するように構成される。
部15はPlの電位V1とP2の電位V2の二つの電位
を入力信号として増幅部1を保護したが、これは第2図
に示すようにPlの電位V1だけを入力信号として増幅
部1を保護することもできる。この場合のミューティン
グ部15はVl ”F(1/2) Vcc +
Vagを検出したときに増幅部1を動作状態とし uV
1崎+Voo”の状態を検出したときに増幅部1の増幅
動作を禁止するように構成される。
同様に、P2の電位v2だけを入力信号として増幅部1
を保護することもできる。この場合のミューティング部
!5は V 2 ”T (1/2) V cc
V BTlを検出したときに増幅部1を動作状態とじ
&lV2絢接地電接地電位態を検出したときに増幅部1
の増幅動作を禁止するように構成される。
を保護することもできる。この場合のミューティング部
!5は V 2 ”T (1/2) V cc
V BTlを検出したときに増幅部1を動作状態とじ
&lV2絢接地電接地電位態を検出したときに増幅部1
の増幅動作を禁止するように構成される。
上記のミューティング部15の具体例としては、反転増
幅器2と非反転増幅器3に流れる電流が増加しないよう
に駆動信号Sを減衰させる構成などを例に挙げることが
できる。
幅器2と非反転増幅器3に流れる電流が増加しないよう
に駆動信号Sを減衰させる構成などを例に挙げることが
できる。
上記の実施例では保護回路部としてのミューティング部
15を使用したが、これは負荷6の接続状態が正常であ
ると判定するまでは増幅部1に電源電圧を印加せずに待
機して、負荷6の接続状態が正常であると判定した場合
に増幅部1への電源電圧の印加を開始するようなスタン
バイ部を保護回路部として使用することもできる。
15を使用したが、これは負荷6の接続状態が正常であ
ると判定するまでは増幅部1に電源電圧を印加せずに待
機して、負荷6の接続状態が正常であると判定した場合
に増幅部1への電源電圧の印加を開始するようなスタン
バイ部を保護回路部として使用することもできる。
上記の実施例において増幅部1が集積回路チップ7に内
蔵されている場合には、負荷状態検出部9を増幅部1と
同じ集積回路チップ7に内蔵させる場合と、増幅部1が
構成されている集積回路チップ7の外部に構成する場合
の何れの構成であってもよい。
蔵されている場合には、負荷状態検出部9を増幅部1と
同じ集積回路チップ7に内蔵させる場合と、増幅部1が
構成されている集積回路チップ7の外部に構成する場合
の何れの構成であってもよい。
発明の効果
以上のように本発明によれば、第1の出力端子と第2の
出力端子の間に負荷を接続するよう構成されたBTL方
式の増幅部と、第1の出力端子にベースが接続された第
1のトランジスタのコレクタと第2の出力端子にベース
が接続された第2のトランジスタのコレクタとを互いに
接続し、第1のトランジスタのエミッタと電源の一方と
の間に第1の抵抗を介装し、第2のトランジスタのエミ
ッタと電源の他方との間に第2の抵抗を介装した負荷状
態検出部と、第1のトランジスタのエミッタと第1の抵
抗との接続点と第2のトランジスタのエミッタと第2の
抵抗との接続点の内の少なくとも一方の接続点の電位を
入力信号として、異常検出時に前記増幅部を保護する保
護回路部とを設けたため、負荷状態検出部における第1
のトランジスタのエミッタと第1の抵抗との接続点、お
よび第2のトランジスタのエミッタと第2の抵抗との接
続点の電位は、増幅部の第1.第2の出力端子の状態に
よって変化し、この二つの接続点のうちの少なくとも一
方の接続点の電位を保護回路部で判定することによって
増幅部を破壊から保護することができ、増幅部の信頼性
の向上を実現できるものである。
出力端子の間に負荷を接続するよう構成されたBTL方
式の増幅部と、第1の出力端子にベースが接続された第
1のトランジスタのコレクタと第2の出力端子にベース
が接続された第2のトランジスタのコレクタとを互いに
接続し、第1のトランジスタのエミッタと電源の一方と
の間に第1の抵抗を介装し、第2のトランジスタのエミ
ッタと電源の他方との間に第2の抵抗を介装した負荷状
態検出部と、第1のトランジスタのエミッタと第1の抵
抗との接続点と第2のトランジスタのエミッタと第2の
抵抗との接続点の内の少なくとも一方の接続点の電位を
入力信号として、異常検出時に前記増幅部を保護する保
護回路部とを設けたため、負荷状態検出部における第1
のトランジスタのエミッタと第1の抵抗との接続点、お
よび第2のトランジスタのエミッタと第2の抵抗との接
続点の電位は、増幅部の第1.第2の出力端子の状態に
よって変化し、この二つの接続点のうちの少なくとも一
方の接続点の電位を保護回路部で判定することによって
増幅部を破壊から保護することができ、増幅部の信頼性
の向上を実現できるものである。
第1図は本発明の保護機能付き増幅装置の一実施例の構
成図、第2図は別の実施例の構成図、第3図は保護機能
の付いていない従来のBTL方式増幅装置の構成図であ
る。 1・・・増幅部、2・・・反転増幅器、3・・・非反転
増幅器、4・・・第1の出力端子、5・・・第2の出力
端子、6・・・負荷、7・・・集積回路チップ、8a、
8b・・・接続線、9・・・負荷状態検出部、10・・
・第1のトランジスタ、11・・・第2のトランジスタ
、12・・・第1の抵抗、真3・・・第2の抵抗、14
・・・接地、15・・・ミューティング部〔保護回路部
〕、Pl・・・第1のトランジスタ10のエミッタと第
1の抵抗12との接続点、P2・・・第2のトランジス
タ11のエミッタと第2の抵抗13との接続点。 −第1図
成図、第2図は別の実施例の構成図、第3図は保護機能
の付いていない従来のBTL方式増幅装置の構成図であ
る。 1・・・増幅部、2・・・反転増幅器、3・・・非反転
増幅器、4・・・第1の出力端子、5・・・第2の出力
端子、6・・・負荷、7・・・集積回路チップ、8a、
8b・・・接続線、9・・・負荷状態検出部、10・・
・第1のトランジスタ、11・・・第2のトランジスタ
、12・・・第1の抵抗、真3・・・第2の抵抗、14
・・・接地、15・・・ミューティング部〔保護回路部
〕、Pl・・・第1のトランジスタ10のエミッタと第
1の抵抗12との接続点、P2・・・第2のトランジス
タ11のエミッタと第2の抵抗13との接続点。 −第1図
Claims (1)
- 1、第1の出力端子と第2の出力端子の間に負荷を接続
するよう構成されたBTL方式の増幅部と、第1の出力
端子にベースが接続された第1のトランジスタのコレク
タと第2の出力端子にベースが接続された第2のトラン
ジスタのコレクタとを互いに接続し、第1のトランジス
タのエミッタと電源の一方との間に第1の抵抗を介装し
、第2のトランジスタのエミッタと電源の他方との間に
第2の抵抗を介装した負荷状態検出部と、第1のトラン
ジスタのエミッタと第1の抵抗との接続点と第2のトラ
ンジスタのエミッタと第2の抵抗との接続点の内の少な
くとも一方の接続点の電位を入力信号として、異常検出
時に前記増幅部を保護する保護回路部とを設けた保護機
能付き増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320289A JPH04192606A (ja) | 1990-11-22 | 1990-11-22 | 保護機能付き増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320289A JPH04192606A (ja) | 1990-11-22 | 1990-11-22 | 保護機能付き増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192606A true JPH04192606A (ja) | 1992-07-10 |
Family
ID=18119846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320289A Pending JPH04192606A (ja) | 1990-11-22 | 1990-11-22 | 保護機能付き増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192606A (ja) |
-
1990
- 1990-11-22 JP JP2320289A patent/JPH04192606A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509101A (en) | Protection circuit for switching power amplifier | |
| JPH0748620B2 (ja) | 電子機器装置 | |
| JPH04192606A (ja) | 保護機能付き増幅装置 | |
| JPH05235653A (ja) | Btl増幅装置 | |
| JP3392090B2 (ja) | 信号検知装置 | |
| JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
| JP2565819B2 (ja) | Btl増幅装置の保護回路およびオーディオ装置 | |
| JPH03283804A (ja) | 音響増幅器 | |
| JPH0215380Y2 (ja) | ||
| JP4747862B2 (ja) | 映像信号出力回路 | |
| JPS6352482B2 (ja) | ||
| JPS5941618Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH0127286Y2 (ja) | ||
| JPH03208108A (ja) | 定電流源回路 | |
| JPS615606A (ja) | 半導体集積回路 | |
| JPH04172804A (ja) | 増幅装置 | |
| JP3303897B2 (ja) | パワートランジスタ駆動回路 | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JPH0686377A (ja) | 保護機能付き増幅装置 | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JPH0520006Y2 (ja) | ||
| JPS6268307A (ja) | 増幅回路装置 | |
| JPH0158884B2 (ja) | ||
| JPS612406A (ja) | 半導体集積回路 |