JPH04194687A

JPH04194687A - テスト回路方式

Info

Publication number: JPH04194687A
Application number: JP2328613A
Authority: JP
Inventors: Naoyuki Yamamoto; 直行山本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-11-27
Filing date: 1990-11-27
Publication date: 1992-07-14
Anticipated expiration: 2012-10-08
Also published as: JP2661364B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、大規模ＡＳＩＣなどにおけるテスト回路方式
に関し、さらに詳しくは、テスト回路を構成するチップ
の評化効率を向上し得るようにしたテスト回路方式に係
るものである。

従来の技術従来のこの種のテスト回路の概要を第３図および第４図
、第５図に示す。

こ＼で、第３図は従来のテスト回路の構成と周辺回路部
の配置を示す概略ブロック図であり、第４図、第５図は
同上テスト回路の出力テスト回路部、入力テスト回路部
の各詳細構成をそれぞれに示す回路接続図である。

これらの従来例各図において、２１はテスト回路の一方
を構成する出力テスト回路部であり、２２は当該出力テ
スト回路部２１に対して入力される内部回路側からの内
部回路出力信号、２３は同上出力テスト回路部２１への
出力テストモード信号を示し、２４は出力テスト回路部
２１からの端子出力信号であって、Ｉ／Ｏパッド３０を
経て入出力端子３１に出力される。

また、２７はテスト回路の他方を構成する入力テスト回
路部であり、２５は前記入出力端子３１からＩ／Ｏパッ
ド３０を経て当該入力テスト回路部２７に対して入力さ
れる端子入力信号、２６は前記内部回路側から同上入力
テスト回路部２７に入力される折り返し人力信号、さら
に、２８は同上入力テスト回路部２７への入力テストモ
ード信号を示し、２９は同上入力テスト回路部２７から
内部回路側への内部回路人力信号である。

次に、上記構成による従来例回路の動作について述べる
。

まず、第３図に示されているように、内部回路側からの
内部回路出力信号２２は、出力テスト回路部２１に入力
され、当該出力テスト回路部２１内で、出力テストモー
ド信号２３により切り換えられ、端子出力信号２４とな
って、当該端子出力信号２４が、Ｉ／Ｏパッド３０を経
て入出力端子３１に出力される。また、入出力端子３１
から入力される信号は、Ｉ／Ｏパッド３０を経て端子入
力信号２５とされ、当該端子入力信号２５が、内部回路
側からの折り返し入力信号２６と共々に入力テスト回路
部２７に入力され、これらの各信号、および“Ｌ”また
は“Ｈ”の各固定レベル信号は、当該入力テスト回路部
２７内で、入力テストモード信号２８により切り換えら
れ、内部回路入力信号２９となって、当該内部回路入力
信号２９が内部回路側へ入力される。

すなわち、このようにして従来のテスト回路の場合にお
いては、入出力端子側への出力、入出力端子側からの入
力、ならびに入出力端子側の信号経路とは切り離された
内部回路側への折り返しのそれぞれ３機能を有している
。

発明が解決しようとする課題しかしながら、上記構成による従来のテスト回路の場合
には、回路自体が出力テスト回路部と、入力テスト回路
部とに完全に分離されているために、このような各テス
ト回路部をそれぞれにもつ入出力端子においては、全て
端子出力信号線と端子入力信号線との２本の信号線をも
つことになるもので、この結果、チップ内における配線
領域を増加させて、当該チップの評化効率を低減させて
しまうという好ましくない問題点があった。

本発明は、従来のこのような問題点を解決しようとする
もので、内部回路信号について、従来の場合と同様に、
入出力端子側への出力１人出力端子側からの入力、入出
力端子側の信号経路とは切り離した内部回路側への折り
返しのそれぞれに３機能を与えた上で、かつ入出力端子
側への配線数を削減し得るようにした。この種のテスト
回路を提供することを目的とするものである。

課題を解決するための手段本発明は、上記目的を達成するために、内部回路側の内
部回路入出力信号、および入出力端子側のＩ／Ｏパッド
を介した端子入出力信号を入出力させ、かつ内部にこれ
らの各入出力信号の経路切り換え回路手段を備えて５人
力テスト回路、および出力テスト回路を一体化した入出
力テスト回路部を設け、当該入出力テスト回路部への入
、出力テストモード信号を用いた前記信号経路の切り換
えにより、前記Ｉ／Ｏパッドの入出力制御を行なっで、
前記入出力端子側への出力１人出力端子側からの入力、
ならびに入出力端子側と切り離した前記内部回路側への
折り返しの３機能を与えると共に、前記入出力端子側の
配線を１本化し得るようにしたものである。

作　　　　用従って、本発明によれば、上記のように構成することで
、次のような作用が得られる。

すなわち、入力テスト回路と出力テスト回路とを一体化
して入出力テスト回路部とし、かつ当該入出力テスト回
路部への入、出力テストモード信号によるＩ／Ｏパッド
の入出力制御を行なうことで所要の各機能を与えている
ために、入出力端子側の配線を１本化し得るのである。

実施例以下２本発明に係るテスト回路の一実施例につき、第１
図および第２図を参照して詳細に説明する。

こ＼で、第１図は本実施例を適用したテスト回路の構成
を示す概略ブロック図であり、第２図は同上テスト回路
における入出力テスト回路部の詳細構成を示す回路接続
図である。

第１図に示す本実施例のテスト回路において、ｌはこ＼
でのテスト回路を構成する入出力テスト回路部であり、
２は当該入出力テスト回路部ｌに対して入出力される内
部回路側からの内部回路入出力信号、３ａおよび３ｂは
同上入出力テスト回路部ｌへの出力および入力テストモ
ード信号を示し、４は同上入出力テスト回路部ｌからの
端子入、出力信号であって、Ｉ／Ｏパッド５を経て入出
力端子６に入出力される。

また、第２図に示す前記入出力テスト回路部１の詳細構
成において、７およびｌＯは前記内部回路入出力信号２
に対応して内部回路側から入出力テスト回路部１に入力
されるそれぞれの内部回路出力信号、８，９および１１
は同様に内部回路入出力信号２に対応して入出力テスト
回路部１から内部回路側に入力されるそれぞれの内部回
路入力信号であり、さらに、１２および１３は前記出力
テストモード信号３ａに対応するそれぞれに出力テスト
モード信号、１４．１５および１６は前記入力テストモ
ード信号３ｂに対応するそれぞれに入力テストモード信
号であって、当該入出力テスト回路部ｌの内部には、こ
れらの各入出力信号の経路切り換え回路手段が構成され
る。

次に、上記構成による本実施例回路の動作について述べ
る。

第２図の回路構成において、入出力テスト回路部１では
、次のような動作がなされる。

すなわち、内部回路側からの内部回路出力信号７につい
ては、出力テストモード信号１２を“Ｈ”レベルにする
ことによって、これを端子出力信号４として入出力端子
６に出力させる。

そして、入出力端子６からの端子入力信号４については
、入力テストモード信号１４を“Ｈ”レベルにすること
によって、これを内部回路入力信号８として内部回路側
へ入力させ、かつ当該入力テストモード信号１４が“Ｌ
”レベルのときには、“Ｌ”レベルに固定される。

同様に、入出力端子６からの端子入力信号４については
、入力テストモード信号１５を“Ｈ”レベルにすること
によって、これを内部回路入力信号９として内部回路側
へ入力させ、かつ当該入力テストモード信号１５が“Ｌ
”レベルのときには、“Ｈ”レベルに固定される。

また、内部回路側からの内部回路出力信号ｌＯについて
は、出力テストモード信号１３を“Ｈ”レベル、入力テ
ストモード信号１６を“Ｌ”レベルにすることにより、
これを端子出力信号４として入出力端子６に出力させる
。

さらに、入出力端子６からの端子入力信号４については
、入力テストモード信号１６を“Ｈ”レベルにすること
によって、これを内部回路入力信号１１として内部回路
側へ入力させ、かつ当該入力テストモード信号１６が“
Ｌ″レベルときには、内部回路側からの内部回路出力信
号／Ｏが内部回路入力信号１１として内部回路側へ折り
返し入力させるのである。

つまり、第１図の本実施例によるテスト回路方式では、
Ｉ／Ｏバッド５の入、出力制御を出力および入力テスト
モード信号３ａ、　３ｂに合わせることにより、端子入
、出力信号４は、入出力端子６から入力され、かつ入出
力端子６へ出力されることになり、併せて、入出力端子
６への信号経路と切り離した内部回路側への折り返しが
可能になるもので、この結果、入出力端子側への配線を
１本化し得るのである。

なお、前記実施例においては、５個の内部回路入出力信
号を取り扱う場合について述べたが、当該内部回路入出
力信号数に制限されるものではなく、また一方、端子入
出力信号と内部回路入出力信号との信号極性を一致させ
ているが、当該信号極性を反転させる場合があってもよ
いことは勿論である。

発明の効果本発明は、上記実施例の説明から明らかなように、内部
回路人出力信号、およびＩ／Ｏパッドを介した端子入出
力信号を入出力させ、かつ内部にこれらの各入出力信号
の経路切り換え回路手段を有すると共に、入力テスト回
路、および出力テスト回路を一体化した入出力テスト回
路部を設け、当該入出力テスト回路部への入、出力テス
トモード信号によるＩ／Ｏパッドの入出力制御を行わせ
ることによって、所要の各機能を与えるようにしている
ために、入出力端子側への出力、入出力端子側からの入
力、ならびに入出力端子側とは切り離した内部回路側へ
の折り返しの３機能を与え得るもので、結果的には、入
出力端子側の配線を１本化できて同一チップ内における
配線領域の減少が可能になり、当該チップの評化効率を
高め得るという優れた特長がある。

【図面の簡単な説明】

第１図は本発明の一実施例を適用したテスト回路の構成
を示す概略ブロック図、第２図は同上テスト回路におけ
る入出力テスト回路部の詳細構成を示す回路接続図であ
り、また、第３図は従来のテスト回路の構成と周辺回路
部の配置を示す概略ブロック図、第４図、第５図は同上
テスト回路の出力テスト回路部、入力テスト回路部の各
詳細構成をそれぞれに示す回路接続図である。１・・・入出力テスト回路部、２・・・内部回路入出力
信号、３ａ・・・出力テストモード信号、３ｂ・・・入
力テストモード信号、４・・・端子入、出力信号、５・
・・Ｉ／Ｏパッド、６・・・入出力端子、７．ｌＯ・・
・内部回路出力信号、８，９．１１・・・内部回路入力
信号、１２．１３・・・出力テストモード信号、１４．
１５．１６・・・入力テストモード信号。代理人　弁理士　小暇治　明　ばか２名第５図Ｌ　　　　　　　Ｊ

Claims

【特許請求の範囲】内部回路側の内部回路入出力信号、および入出力端子側
のＩ／Ｏパッドを介した端子入出力信号を入出力させ、
かつ内部にこれらの各入出力信号の経路切り換え回路手
段を備えて、入力テスト回路、および出力テスト回路を
一体化した入出力テスト回路部を設け、当該入出力テスト回路部への入、出力テストモード信号
を用いた前記信号経路の切り換えにより、前記Ｉ／Ｏパ
ッドの入出力制御を行なわせて、前記入出力端子側への
出力、入出力端子側からの入力、ならびに入出力端子側
と切り離した前記内部回路側への折り返しの３機能を与
えると共に、前記入出力端子側の配線を１本化し得るようにしたこと
を特徴とするテスト回路方式。