JPH04195129A

JPH04195129A - カメラ

Info

Publication number: JPH04195129A
Application number: JP2328330A
Authority: JP
Inventors: Akira Watanabe; 章渡辺; Atsushi Maruyama; 淳丸山; Ineko Kobayashi; 小林　稲子; Azuma Miyazawa; 東宮沢
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-11-28
Filing date: 1990-11-28
Publication date: 1992-07-15
Also published as: US5390130A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ＣＰＵ等の論理回路ＩＣによって制御される
カメラに関する。

［従来の技術］従来のカメラに於いては、電源電圧を電圧検出回路にて
所定値以上か未満かを判断し、この出力結果をＣＰＵ等
の論理回路ＩＣへ入力し、ＣＰＵはその結果に従ってカ
メラの制御方法を決定するというバッテリチエツク方式
が採られていた。その場合、ダミー負荷に電流を流して
、その際の閉路電圧を検出するのが一般的である。

一方、このようなＣＰＵには、電源投入時にシーケンス
を初期状態から開始するためのリセット端子人力が設け
られている。このリセット端子には、電源投入時にＣＰ
Ｕが誤動作しないように、電源電圧が所定値に達するま
ではリセット信号が入力される。このリセット信号は、
電源電圧をモニタしているリセットＩＣまたはリセット
回路によるものが多い。

従って、ＣＰＵ等の論理回路ＩＣを用いたカメラシステ
ムでは、バッテリチエツク用の電圧検出回路とリセット
動作用のリセット回路が必要であり、またＣＰＵには、
少なくともバッテリチエツクの結果を入力するための端
子と、リセット端子か必要であった。

［発明が解決しようとする課題］ところで、最近のカメラの場合、電池交換は数年に一度
行われる程度である。従って、このリセット回路やリセ
ット端子は、通常のカメラの使用では、数年に一度しか
機能しないものとなっている。

回路の簡略化、低コスト化に於いて、ＩＣ等の入出力端
子数や外付は回路の増減は大きな影響をもち、このよう
な低頻度単機能の端子や回路は極力減らしていくことが
望ましい。

本発明の目的は、このＣＰＵ等の論理回路ＩＣのリセッ
ト入力端子を電池投入検出以外の機能と兼用し、多機能
化することで回路の低コスト化、簡略化を図ることであ
る。

［課題を解決するための手段］本発明によるカメラは、カメラの動作を制御するＣＰＵ
等の論理回路と、この論理回路のリセ・ノド端子に接続
され、カメラの電源電圧が所定値以下になった際に上記
論理回路をリセットする電圧検出手段とを備えることを
特徴としている。

［作　用］本発明によるカメラでは、ＣＰＵ等の論理回路のリセッ
ト端子に、カメラの電源電圧が所定値以下になったか否
かを検出する電圧検出手段の出力を与えるようにしてい
るので、電圧検出手段が上記電源電圧が所定値以下にな
ったことを検出した時に、上記論理回路がリセットされ
る。

このように、電池電圧か所定値以下か否かを判定する電
圧検出手段としてダミー抵抗を含む回路を設け、この出
力をＣＰＵ等の論理回路ＩＣのリセット端子に入力する
。バッテリチエツク動作に於いて、ダミー抵抗に電流を
流すことによって電池電圧が低下し、所定値以下になる
と、ＣＰＵにハードリセットがかかる。ＣＰＵがリセッ
ト状態になると、バッテリチエツク動作は、解除される
ので、ダミー電流は流れなくなり、電源電圧は再び上昇
しはしめる。所定値を上回れば、ＣＰＵリセットが解除
されるので、ＣＰＵは、初期番地から動作を開始する。

つまり、電池残量が少ない時にバッテリチエツクを行う
と、ＣＰＵに自動的にリセットがかかる。

いいかえれば、バッテリチエツクを行ってＣＰＵリセッ
トがかかった場合は、電池残量が少ないと判断できる。

この回路は、電池交換時のパワーオンリセット回路とし
ても動作するので、前述のようなリセット回路が不要に
なる。ただし、このリセットかバッテリチエツクによる
ものか、電池交換によるものかを判断するためには、バ
ッテリチエツク前に、その時のＣＰＵの状態を記憶手段
（リセットがかかっても状態の変化しない記憶手段）に
記憶しておいて、初期動作にて判断するようにしている
。

よって、ＣＰＵ等の論理回路ＩＣのリセット端を電池投
入検出以外の機能と兼用し、多機能化することで、回路
の低コスト化、簡略化ができる。

Ｃ実施例］以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の第１の実施例の特徴部分を取出して示
すブロック構成図であり、第２図は第１の実施例のカメ
ラのソロツク系統図である。

ＣＰＵＩは、その内部に設けられたＲＯＭに記憶された
プログラムに基づいて逐次シーケンシャル制御を実行し
、これによって周辺のＩＣ等の動作を司るようになって
いる。また、このＣＰＵＩは、特に図示はしていないが
ＲＡＭを内蔵している。

ＡＦ（オートフォーカス）用ＩＣ２は、被写体までの距
離を赤外光アクティブ方式で計測し、得られた被写体距
離情報を、８ビツトシリアル通信てＣＰＵＩに転送する
。このＡＦ用ＩＣ２には、投光用として３連のＩＲＥＤ
（近赤外発光ダイオード）３と受光用として１個のＰＳ
Ｄ　（位置検出素子）４によって構成された投受光器で
、撮影画面中の３点をそれぞれ測距することができる。

ＥＥＦＲＯＭ５は、不揮発性の記憶素子で、上記測距デ
ータのばらつきや、測距データをレンズ位置データに変
換する際のレンズ位置の機械的なばらつき等により発生
する誤差を、生産時に補正するための調整データ等が記
憶されている。

インタフェース６は、上記ＩＲＦＤ３．モータドライバ
８．プランジャドライバ９のブリドライバ及びＣＰＵ電
源ＶＤＤの安定化回路７の駆動をＣＰＵＩの出力によっ
て行う。

モータドライバ８は、フィルム給送用モータ１０、撮影
レンズ駆動用モータ１１をそれぞれ駆動している。フィ
ルム給送状態はエンコーダ１３で、また撮影レンズの駆
動位置はエンコーダ１４で、それぞれ検出されてＣＰＵ
Ｉに供給されるようになっている。

一方、シャッタは、プランジャ１２によって駆動され、
エンコーダ１５によってシャッタの開口開始を検出し、
ＣＰＵＩに供給する。

ＤＸ回路１６は、フィルムのＩＳＯ感度を検比し、ＣＰ
ＵＩに入力する。

液晶表示パネル１８は、ＣＰＵＩの信号に基づいてモー
ド表示、フィルム駒数表示１等を行う。

日付写し込み回路１９は、ＣＰＵＩの信号に基づいて日
付写し込みを行う。

ＬＥＤ２８．２９は、ファインダ内表示灯で、ＡＦ測距
終了及び近距離警告、ストロボ発光警告、及び赤目発生
警告、等を行う。なお、赤目とは、ストロボ１７を閃光
発光させて被写体を撮影したときに、被写体の目が赤く
写るいわゆる赤目現象のことであり５赤目発生警告は、
上記赤目現象の発生が前もって検出されたときに、後述
する赤目モードにモードを切換えることを促す警告であ
る。

ＬＥＤ３０は、セルフモード表示用のＬＥＤである。

電圧検出ＩＣ２０は、ＣＰＵＩのパワーオンリセット用
ＩＣで、電池投入時にＣＰＵＩの電源ＶＤＤがＣＰＵＩ
の動作可能電圧に達するまでＣＰＵＩをリセット状態に
しておくもので、電源ＶＤＤが一時的に瞬断した場合に
もＣＰＵＩが暴走するのを未然に防ぐ。

ファーストレリーズスイッチ（ＲＩＳＷ）２１は、レリ
ーズ釦が半押しした時に作動するスイッチで、このスイ
ッチ２１がオンされると、測距を行い、測距値はＣＰＵ
Ｉに記憶される。

セカンドレリーズスイッチ（Ｒ２ＳＷ）２２は、レリー
ズ釦が全押しされたときに作動するスイッチで、このス
イッチ２２がオンされると、測距値に基づいて撮影レン
ズの繰り出しを、測光値に基づいて露出の制御が行われ
る。

ストロボモード切換スイッチ（、ＦＬＳＳＷ）２３は、
赤目発光モード、ストロボオフモード。

ストロボ強制発光モードを切換えるスイッチである。赤
目発光モードとは、赤目現象を防止できるようにしたス
トロボ撮影機能を有するモードである。

５ＰＤ（シリコンホトトランジスタ）３１゜３２は、測
光用の受光素子で、スポットｉｌｌ光とアベレージ測光
を行う。

また、上記電圧検出Ｉ　Ｃ２０は、アクチュエータ等、
電池３６に対して大きな負荷を加える前に電池３６の消
耗度を検出するためにも使用される。

即ち、トランジスタ３３をオンして、ダミー負荷３４に
ダミー負荷電流を流しながら電池電圧の降下が所定値を
下回るかどうか検出する。

なお、コンデンサ３７とダイオード３８は、電源フィル
タを構成する。

以下、本発明の第１の実施例の動作を詳細に説明する。

第３図乃至第５図は、その動作を説明するためのフロー
チャートである。

通常、ＣＰＵＩ内のプログラムは、そのメインルーチン
中で操作釦等からの入力待ちをしている。

仮に、後蓋の開−閉→開を行うと、後蓋スイッチ（ＢＫ
ＳＷ）２７がＯＦＦ→０Ｎ−ＯＦＦと切換わり、ＣＰＵ
Ｉはこれを検出する。第３図のフローチャートに於いて
、ＣＰＵＩはメインルーチン中で後蓋スイッチ２７のＬ
→Ｈ（ＯＮ−４ＯＦＦ）を検出しくステップＳ　１）　
、ＥＥＰＲＯＭ５に空送り中状態を書込んだ後（ステッ
プＳ２）、ＰＯνＥｌ？　ＯＮ　ｌ？ＥｓＥＴ　（０番
地）にジャンプする。

これにより、第４図のフローチャートに移り、ＰＯＷＥ
ＲＯＮ　ＲＥＳＥＴ直後のバッテリチエツクのサブルー
チンがコールされる（ステップＳ３）。

すると、第５図のフローチャートに移る。先ず、ＣＰＵ
１に内蔵のＲＡＭに構成された電池投入検出ＲＡＭの内
容が“１０１０″かどうかチエツクする（ステップ５３
１）。ここで、電池投入検出ＲＡＭの内容は電池投入直
後以外は“１０１０”である。“１０１０”でない場合
については後述する。“１０１０”である場合には、次
に、ＣＰＵＩに内蔵のＲＡＭ内のバッテリチエ１．り中
フラグが“０”か否かをチエツクする（ステップ５３２
）。このバッテリチエツク中フラグも通常は“０”であ
るため、このバッテリチエツク中フラグを“１′にしだ
後（ステップ８３３）、ダミー負荷３４をＯＮする（ス
テップ５３４）。

その後、所定時間内（第５図の場合には１０ｇ５）に電
圧検出Ｉ　Ｃ２０が電源電圧の所定値以下への降下を検
出しない限り（ステップ５３５）、ダミー負荷３４を０
ＦＦＬ　（ステップ８３６）、バッテリチエツク中フラ
グを“０”にセットして（ステップ５３７）、第４図ヘ
リターンする。上記シーケンスをタイムチャートで表し
たのが第６図である。

なお、ダミー負荷３４のＯＮ、ＯＦＦはＣＰＵ１がトラ
ンジスタ３３をＯＮ、ＯＦＦすることによりダミー負荷
３４への通電をＯＮ、ＯＦＦすることによって行われる
。

第４図へ戻って、ＣＰＵＩはＥＥＰＲＯＭ５の内容を読
込み（ステップＳ４）、空送り中状態であることを確認
して、空送り動作を開始する（ステップ５５〜５ＩＯ）
。

以上は、電源の残量が十分であった場合である。

次に、電源の消耗度が大きく、空送りの動作を行なえな
い場合について述べる。この場合、第５図のフローチャ
ート中のダミー負荷３４のＯＮ後、所定時間（第５図で
はＩＣ１＋ｓ）中に電源電圧が大きく降下するため、電
圧検出Ｉ　Ｃ２０が電圧低下を検出し、ＣＰＵＩにリセ
ットをかける。ＣＰＵ１は、ハードリセットがかかった
ために全てのポートを初期化するので、トランジスタ３
３゜ダミー負荷３４への通電は中止され、電源電圧は回
復する。上記シーケンスをタイムチャートで表わしたの
が、第７図である。ハードリセットがかかったために、
プログラムは第４図の先頭ノＰＯＷＥＲＯＮ　ＲＥＳＥ
ＴＩ：飛び、再び第５図のバッテリチエツクのサブルー
チンに移る。ここで、バッテリチエツク中フラグは“１
°が立っているため（ステップ５３２）　、ＣＰＵＩは
電池切れと判断し、バッテリチエツク中フラグを“０”
にセットして（ステップＳ３ｇ）、所定の電池切れ処理
を行い（ステップ５３９）、空送りは行わない。

このように、ＲＡＭ内にバッテリチエツク判定中である
ことを示すフラグを立てることにより、判定結果がハー
ドリセットとして現れても、その・結果に従って以後の
処理を続けることができる。

なお、電池投入時に限ってはＲＡＭの内容は不定であり
、第５図のバッテリチエツクのサブルーチンで判断して
いる。バッテリチエツク中フラグは、“１“になってい
る可能性がある。この時、誤って電池切れ処理を行わな
いように、電池投入検出ＲＡＭが設けられている。これ
は、電池投入時にＲＡＭの内容は不定であるが、同一の
１バイト内の各ビットは、同じ極性に立上がることを利
用している。即ち、電池投入検出ＲＡＭの内容は、電池
投入時に°１１１１″または“００００″のどちらかの
状態で立上がるので、このＲＡＭの内容を判別すること
により、電池投入によりハードリセットがかかったのか
、電圧検出Ｉ　Ｃ２０がバッテリチエツク中に電池電圧
の僅かな低下を検出したためにハードリセットがかかっ
たのかを判断することができる。第５図に示されるよう
に、バッテリチエツクルーチンの中では、先ず、電池投
入検出ＲＡＭの内容を確認し、所定の値（“１１１１”
、“００００”以外の値、本実施例では“１０１０”）
でない場合は、電池切れの処理に移らないようにしてい
る。なお、このように所定の値でない時には、電池投入
検出ＲＡＭの内容を“１０１０′にした後（ステップ５
４０）、バッテリチエツク中フラグを“１″にセットす
るステップ５３３に進むようにしている。

上記第１の実施例では、電圧の判定はルベルであるが、
複数の電圧レベルの判定、即ち複数の電池消耗状態を判
別することも可能である。これを、第１の実施例の改良
の第２の実施例として以下に説明する。

本第２の実施例では、第１図の電圧検出ＩＣ２０とＣＰ
ＵＩの接続部分を第８図に示すように変更したものであ
る。

即ち、第８図に於いて、ＣＰＵＩの出力端子ＢＣＣ）Ｉ
ＡＮＧＥを′Ｌ”または“Ｈ”に切換えることにより、
見掛は上、電圧検出ＩＣ２０の検出電圧を切換えること
ができる。本実施例では、電圧検出ＩＣ２０の検出電圧
を２．ＯＶとし、ＢＣＣＨＡＮＧＥ端子を“Ｌ″にする
ことにより、電源電圧を分圧して電圧検出Ｉ　Ｃ２０に
加え、電源電圧２，２Ｖの判定も可能にしている。

第９図（ａ）及び（ｂ）に於いて、バッテリチｘ’）り
のサブルーチンに入ると、電池投入時であるかどうかの
検出を行う（ステップ５５１）。

この点は、第１の実施例と同様である。２ｖバツテリチ
エツク中フラグ、２．２Ｖバッテリチエツク中フラグ共
にバッテリチエツク開始時には“０゜なので（ステップ
５５２，５５３）、分岐の結果、２．２ｖバツテリチエ
ツクフラグを“１”にセットしくステップＳ　５４　）
　、Ｂｅ　Ｃ）ＩＡＮＧＥ出力を“Ｌｌにする（ステッ
プ５５５）。そして、電池寿命十分フラグを“１”にセ
ットする（ステップ５５６）。

この後、ダミー負荷３４をＯＮするが（ステップ５５７
）、電池寿命が十分残っている場合は、電源電圧は２．
２Ｖ以下にならないため、１０■Ｓ後（ステップ５５８
）にサブルーチンを抜ける。

つまり、１０ｍ５経過するまでに電圧検出１ｃ２０が２
．２Ｖ以下への電圧降下を検出しなければ、ダミー負荷
３４をＯＦＦした後（ステップＳ　５９　）　、ＢＣＣ
ＨＡＮＧＥ出力を“Ｈ′にしくステップ５６０）、２Ｖ
バツテリチエツク中フラグ及び２．２Ｖバツテリチエツ
ク中フラグをそれぞれ“０２にリセットする（ステップ
Ｓ６１゜５６２）。この結果、電池寿命十分フラグのみ
が残り、電池寿命が十分あることをＣＰＵＩが認識でき
るようになる。

次に、電池寿命切れ寸前の場合、第９図のフローチャー
ト中のダミー負荷３４のＯＮ中に電池電圧が２．２ｖ以
下になるため、電圧検出ＩＣ２０出力が反転し、ＣＰＵ
Ｉにハードリセットがかかる。ハードリセットがかかる
と、第４図の先頭番地から再びバッテリチエツクルーチ
ンがコールされる。この時は、２．２Ｖバツテリチエツ
ク中フラグは“１”にセットされたままなので、分岐後
、このフラグを“０”にリセットしくステップ３６３）
、代わりに２．Ｏｖバッテリチエツク中中子ラグ１°に
セットする（ステップ５６４）。次に、ＢＣＣＨＡＮＧ
Ｅ端子出力を“Ｈ。

にして（ステップ５６５）、電圧検出Ｉ　Ｃ２０が電源
電圧２．Ｏｖのときに反転するように設定する。また、
電池切れ寸前フラグも“１”にセットされる（ステップ
５６６）。

ここで、ダミー負荷３４の通電が行われるが、本実施例
では、寿命十分の電池３６はダミー負荷通電中に２．２
Ｖ以上であり、電池切れ寸前の状態では、同様に２．０
〜２．２Ｖ、電池切れの状態では２ｖ以下であるものと
する。従って、１０腸Ｓ以内にハードリセットはかから
ず、サブルーチンを抜ける。結果として、電池切れ寸前
フラグが残り、ＣＰＵＩは電池切れ寸前状態であること
を認識できる。

最後に、電池切れの状態では、上記電池切れ寸前の場合
の２回目のダミー負荷３４への通電時の状態で再度ハー
ドリセットがかかるため、再々度バッテリチエツクルー
チンがコールされ、２Ｖバツテリチエツク中フラグが１
”であることを判断して（ステップ５５２）、電池切れ
処理のルーチンへ飛ぶ。即ち、２■バツテリチエツク中
フラグ及び２．２ｖバツテリチエツク中フラグを０°に
リセットした後（ステップＳ６７゜５６８）、所定の電
池切れ処理を行う（ステップ５６９）。

なお、電池投入時には、電池投入検出ＲＡＭの内容は、
“１１１１″または“００００”のどちらかの状態で立
上がる。よって、電池投入検出ＲＡＭの内容が“１０１
０”でない場合には、電池投入検出ＲＡＭの内容を“１
０１０°にした後（ステップ５７０）　、２．２Ｖバツ
テリチエツク中フラグを１１にセットするステップＳ５
４に進むようにしている。

このように、ＣＰＵＩのリセット端子と、電源電圧検出
結果の入力端子を共用することが可能となり、ＣＰＵＩ
の端子数の削減が可能になる。また、ＣＰＵＩの電圧低
下時のリセッ）ＩＣ（電圧検出ＩＣ）とバッテリチエツ
ク判定用の電圧検出ＩＣを兼用することができる。

［発明の効果］以上詳述したように本発明によれば、ＣＰＵ等の論理回
路ＩＣのリセット入力端子を電池投入検出以外の機能と
兼用し、多機能化することで回路の低コスト化、簡略化
を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成の特徴部分を取出
して示すブロック図、第２図は第１の実施例のブロック
系統図、第３図乃至第５図はそれぞれ第１の実施例の動
作を説明するためのフローチャート、第６図及び第７図
はそれぞれ電池電圧が高い場合及び低い場合の第１の実
施例のタイムチャート、　　　　　　“　　　　　　　
−第８図は本発明の第２の実施例の構成を示す図、第９
図（ａ）及び（ｂ）は第２の実施例の動作を説明するた
めの一連のフローチャートである。１、・・・ＣＰＵ、２０・・・電圧検出ＩＣ，３４・・
・ダミー負荷回路、３６・・・電池。出願人代理人　弁理士　坪井　　淳拵２　図手続補正書平成　　も、　２．　Ｕ２　　日特許庁長官　　植　松　　敏　　殿１、事件の表示特願平２−３２８３３０号２、発明の名称カ　　メ　　ラ３、補正をする者事件との関係　　　特許出願人（０３７）　　オリンパス光学工業株式会社４、代理人東京都千代田区霞が関３丁目７番２号〒１００　　電話０３　（３５０２）３１８１　（大代
表）７、補正の内容（１ン　　特許請求の範囲を別紙の通り訂正する。（２）　　明細書第３頁第１１行目乃至第１５行目に「
本発明によるカメラは、・・・特徴としている。」とあ
るを、「本発明によるカメラは、カメラの動作を制御す
るＣＰＵ等の論理回路と、カメラのバッテリーチエツク
動作時にダミー電流が流されるダミー負荷と、上記論理
回路のリセット端子に接続され、上記バッテリーチエツ
ク動作時にカメラの電源電圧が所定値以下になった場合
に、上記論理回路を一旦すセフトする電圧検出手段とを
備えることを特徴としている。」と訂正する。（３）　　同じく第５頁第９行目乃至第１０行目に「リ
セット端を」とあるを「リセット端子を」と訂正する。（４）　　図面第７図を別紙の通り訂正する。２、特許請求の範囲カメラの動作を制御するＣＰＵ等の論理回路と、上記論
理回路のリセット端子に接続され、工［Ｅバッテリーチ
エツク動作時にカメラの電源電圧が所定値以下になった
場合に、上記論理回路を二Ｂ。リセットする電圧検出手段と。を具備することを特徴とするカメラ。出願人代理人　弁理士　坪井　　淳彰東智

Claims

【特許請求の範囲】カメラの動作を制御するＣＰＵ等の論理回路と、この論
理回路のリセット端子に接続され、カメラの電源電圧が
所定値以下になった際に上記論理回路をリセットする電
圧検出手段とを具備することを特徴とするカメラ。