JPH04195585A - ディジタル信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号に対して演算を施すことによ
りこのディジタル信号を種々の信号に成形するディジタ
ル信号処理回路に関するものである。

〔従来の技術〕

第５図は従来のディジタル信号処理回路の一例のブロッ
ク図である。この回路において、プログラムＲＡＭ５０
には信号処理の流れを制御するマイクロコードが格納さ
れており、デコーダ５２はこのプログラムＲＡＭ５０か
ら供給されるマイクロコードをデコードする。データ入
力部（ＤＡＴＡＩＮ）５４は外部のデータを入力する部
分であり、外部データはここを通って内部のバス５６へ
供給される。またデータ出力部（ＤＡＴＡ　　Ｏ［ＪＴ
）５８はデータの出力部分であり、データバス５６上の
データを外部に取り出す場合にはここを遭遇させて出力
する。ＲＡＭ６０は演算結果を一時的に保管するための
メモリ、ＲＡＭ６２は主として乗算器の係数データを保
管するためのメモリである。

第５図中点線で囲まれた部分６４は上記のマイクロプロ
グラムのシーケンスに従って動作する。

演算されるべきデータはＡレジスタ６６に取り込まれ、
もう一方のデータである乗算係数はＲＡＭ６２からＳレ
ジスタ６８に取り込まれる。これらのデータは乗夏器７
０において掛は合わされ、その結果はＳレジスタ７２に
取り込まれる。

Ｓレジスタ７２のデータはマルチプレクサ７４を介して
加算器（ＡＤＤＥＲ）７６の一方の入力に供給され、マ
ルチプレクサ７８から供給されるデータとの間で加算が
行われる。この加算結果はアキュムレータ８０．８２に
取り込まれる。アキュムレータ８０．８２の内容はマル
チプレクサ８４によって択一的に出力され、丸め回路（
ＲＮＤ）８６、オーバーフロー補正器（○ＦＣ＞８８を
介してデータバス５６へ供給される。このような処理を
経たデータはデータバス５６を通ってデータ出力部５８
から外部へ出力される。

ところで、ＲＡＭ６２の内部に格納されている乗算係数
を全面的に変更する場合や、ディジタル信号処理回路の
シーケンスプログラムを変更する場合がある０例えば、
オーディオ信号にドルビーサラウンド（ドルビー研究所
の商標）をかけたり、音楽ホールで聞いているような臨
場感のある音にしたり、高域レベルを上げて低域レベル
を下げたり、更には、画像信号に色々な加工を施す場合
、その都度それにあった演算定数をＲＡＭ５２に書き込
まなければならない。このようなときにディジタル信号
を出力したまま乗算係数の変更等を行うと音質あるいは
画質が変化して視聴感覚上好ましくないので、ディジタ
ル信号をミュートする。

すなわちデータ出力部５８にミュート信号Ｍが供給され
た場合には、データ出力部５Ｂによってディジタル信号
の出力を遮断する。そしてミュートしている期間中に乗
算係数などの変更やシーケンスプログラムの変更を行い
、それが終了するとミュートを解除して再びディジタル
信号を出力する。

〔発明が解決しようとする課題〕

従来のディジタル信号処理回路では、ディジタル信号を
ミュートする場合又はミュートを解除する場合、出力信
号のオン、オフが瞬時に行われるので、音声あるいは画
像が途中で突然途切れたり、突然出力が再開されたりし
て、視聴感覚上聞き苦しいという問題があった。

一方このようなことを回避するために、Ｄ／Ａ変換器の
前段に各チャンネル毎に設けられる所定周波数以上の高
周波成分をカントするためのディジタルフィルタにおい
て、ディジタル信号のレベルを徐々に小さくするような
回路構成が考えられる。しかし、この場合各チャンネル
毎にミュート回路を設ける必要があるので、回路規模が
大きくなるという問題がある。

本発明は上記事情に基づいてなされたものであり、ミュ
ートを行う場合又はミュートを解除する場合に、視聴感
覚上の問題が生じないように段階的に信号レベルを上げ
下げすることができ、しかも回路規模が大きくならない
ディジタル信号処理回路を提供することを目的とするも
のである。

（！Ｉｆｆを解決するための手段〕 上記の目的を達成するための本発明は、ディジタル信号
に対して所定の演算を施すディジタル信号処理回路にお
いて、１よりも小さい係数値が連続的なアドレスに記憶
された記憶手段と、所定の演算がなされたディジタル信
号に対して前記記憶手段から読み出された係数値を乗算
する乗算手段と、ミュート信号が与えられたとき又はミ
ュート動作が解除されるときに、所定の動作ステップに
おいて前記記憶手段に記憶された係数値を連続的なアド
レスから一定の周期で読み出すとともにこの読み出され
た値を前記乗算手段に供給する手段とを具備することを
特徴とするものである。

〔作用〕

本発明は前記の構成によって、ミュートを行う場合、所
定の演算が施されたディジタル信号に１以下の係数を乗
算しこの係数値を徐々に小さくしてゼロに近づけること
により、出力されるディジタル信号のレベルは徐々に下
げられるので、突然音声や画像が途切れることはない。

一方、ミュートを解除する場合、上記と同様に所定の演
算が施されたディジタル信号に対して、ゼロから１まで
徐々に大きくなる係数を乗算することにより、出力され
るディジタル信号のレベルは徐々に上げられるので、突
然音声や画像の出力が再開されることはない。

〔実施例〕

以下に図面を参照しつつ本発明の一実施例について説明
する。第１図は本発明の一実施例であるディジタル信号
処理回路の回路図、第２図はそのディジタル信号処理回
路の内部で行われている処理の一例を示す回路図、第３
図は本発明の主要部であって第１図に示すレベルアップ
ダウンコントローラーの具体的なブロック図である。

なお、本実施例は、ディジタルオーディオ信号を対象と
している。

第１図において第５図と同一構成部分には同一符号を付
することにより、その詳細な説明を省略する。第１図の
回路では、第５図の回路の他に更にｋＯＭｌＯ、マルチ
プレクサ１２、及びレベルアップダウンコントローラー
１４が設けである。

このＲＯＭｌ０は、所定の演算が行われたディジタルオ
ーディオ信号のレベルを段階的に下げたり（ソフトミュ
ートという）又は再び段階的に上げたり（ソフトスター
ト）するために、この信号に対して乗算する一連のディ
ジタル係数が記憶されているメモリである。マルチプレ
クサ１２は通常はＲＡＭ６２から読み出されたデータを
出力するが、ミュート信号Ｍが与えられ、後述するよう
に１サンプリング期間における各チャンネルのデータが
ゼロレベルになると、ＲＯＭｌ０から読み出されたデー
タを出力するように切り換わる。レベルアップダウンコ
ントローラー１４は、特に複数のチャンネルがある場合
に、乗算すべき係数が記憶されているＲＯＭｌ０のアド
レスを逐次指定するためのものである。

４チヤンネル又は６チヤンネルなど複数の出力チャンネ
ルを持つディジタル音響機器の場合、ディジタルオーデ
ィオ信号は第１図の演算回路に所定の順序でシリアルに
入力され、同様にシリアルに加工（演算処理）され、再
びシリアルに出力される。したがって、各チャンネルで
演算処理の内容が異なっていても、演算回路内の演算定
数を変えることによって一つの演算回路で対応すること
ができる。そして、かかる複数チャンネル分の演算処理
は１サンプリング期間内において行われる。

第２図はディジタル信号処理回路の内部で行われている
このような演算処理の一例を示しており、１６で示す部
分がリバーブ回路であり、１８で示す部分がグラフィッ
クイコライザーである。そして、Ｔは遅延回路、αは乗
算係数、Ｚは１サンプリング期間ｆｓの遅延回路である
。ディジタルオーディオ信号はディジタル信号処理回路
によって第３図に示すような演算処理が行われた後、第
１図のデータバス５６に出力され、データ出力部５８か
ら外部へ送出される。このようにディジタルオーディオ
信号は処理回路に入ってから出力されるまでに数サンプ
リング期間だけ遅延するが、それぞれのチャンネルのデ
ータはパイプライン方式で入力されるので、出力された
時点では各チャンネルのデータは連続して現れる。そし
て先に出力されたチャンネルのデータがレジスタにスト
アされると、次のチャンネルの処理に移行する。こうし
て全てのチャンネルのデータが出力されレジスタにスト
アされた時点で同時に取り出される。

レベルアップダウンコントローラー１４の具体的な構成
は第３図のようになっており、ミュート信号が与えられ
ると同時にこの回路全体がイネーブルとなる。タイマー
２２は、信号レベルを変える最大サンプリング期間を計
数するものであり、ゼロディテクタ２０は、このタイマ
ー２２により定められたサンプリング期間内で最初に信
号がゼロになったことを検出するもので、ミュート信号
が与えられてから有効となる。ミュート動作はゼロディ
テクタ２０が最初にゼロレベル又はその近傍の小さいレ
ベルを検出した時点からアドレスポインタコントローラ
ー２４の制御の下で開始する。

ゼロレベルとなった時点からミュート動作を開始するこ
とにしたのは、仮に大きなレベルの時点で乗算係数の変
更を行うと、実際に出力されるオーディオ信号の出力が
かなり落ちて聴感上の影響が大きくなるのに対して、ゼ
ロレベルを検出した後に、乗算係数の変更を行うように
すれば、その影響を小さくすることができるからである
。

アドレスポインタ２６は第１図のＲＯＭｌ０の実際のア
ドレス位置を指定するものである。そしてこのアドレス
の値は、ミュート動作のときは各チャンネル毎にインク
リメント／デクリメントカウンタ２８１．２８２、・・
・２８６によって一つづつデクリメントされ、ミュート
を解除する動作の場合には、一つづつインクリメントさ
れる。

このインクリメント／デクリメントカウンタ２８１〜２
８６は、チャンネル数（この例では６チヤンネルとする
）と同数膜けられ、これらの出力はマルチプレクサ３０
によって選択的にアドレスポインタ２６に与えられる。

すなわちゼロディテクタ２０及びタイマー２２は各チャ
ンネルで共用することができるが、インクリメント／デ
クリメントカラ１ンタはそれぞれのチャンネル毎に必要
となる。これは、一般に１サンプリング周期内のシーケ
ンスの中でオーディオ信号をデータバスに出力するステ
ップが各チャンネルによって異なるとともに、各チャン
ネルが同じサンプリング期間におイテ同時にゼロレベル
になるとは限らず、したがって各チャンネル毎に別々に
ＲＯＭｌ０のアドレスを指定する必要があるからである
。

ＲＯＭｌ０の内部には、例えば第４図に示すように１か
らゼロまでの乗算係数が連続したアドレスに記憶されて
いる。ミュート信号が入力され、データバスに出力され
たあるチャンネルの信号がゼロレベルとなったことをゼ
ロディテクタ２０が検出すると、アドレスポインタコン
トローラーによって対応するインクリメント／デクリメ
ントカウンタの値がデクリメントされ、たとえば０．９
９を読み出していたＲＯＭＩ　Ｏのアドレスが０゜８を
記憶していたアドレスに変化してこの０．８の値を読み
出す、これによって、そのチャンネｌしの出力レベルは
その分小さくなる。

あるサンプリング期間においであるチャンネｌしに対し
ゼロレベルが一つ検出されると、そのチャンネルに対し
そのサンプリング期間中は対応するインクリメント／デ
クリメントカウンタの動作はディセーブルとなる。した
がって、同じサンプリング期間中に再びゼロレベルが検
出されても、そのチャンネルに対する乗算係数が読み出
されるＲＯＭ１０のアドレスは変化しない、これは出力
レベルを徐々に低下させるには、ＲＯＭｌ０のあるアド
レスから読み出される乗算係数を一定期間維持する必要
があるからである。そして、次のサンプリング期間に移
行すると再びレベルアップダウンコントローラーはイネ
ーブルとなってゼロレベルの検出を開始する。そして次
にまたゼロレベルが検出されると、上記と同様にインク
リメント／デクリメントカウンタをデクリメントしてＲ
ＯＭ１０のアドレスを変化させ乗算係数を更に小さくす
る。かかる動作をＲＯＭｌ０から読み出される乗算係数
が０になるまで続ける。このように乗算係数を徐々に小
さくしてい（ことにより、出力されるオーディオ信号の
レベルは徐々に低下するので、音声が突然途切れる場合
のように聴感上聞き苦しくなることはない。

ところで、オーディオ信号をミュートするためにｌより
小さい係数を乗算する場合、その動作を行うステップが
１サンプリング期間における各チャンネルの中に多数あ
るステップのうちのどの位置であるのかということを各
チャンネル毎に記憶しておく必要がある。これは、たと
えば第１図のプログラムＲＡＭ５０の中にソフトウェア
的に１ビツトのフラッグとして記憶される。このフラッ
グを見ることにより、１サンプリング期間における各チ
ャンネルの最終ステップの処理が終了した後（第２図に
おけるステップＭの処理が終了した後）にデータバスに
出力されたディジタルオーディオ信号のゼロレベルの検
出を有効と見なすとともに、マルチプレクサ１２の出力
をＲＡＭ６２からＲＯＭｌ０に切り換える。

ミュートを解除する場合には、上記とは逆にインクリメ
ント／デクリメントカウンタはインクリメントする方向
に動作するが、それ以外の部分の動作はミュートする場
合と同様である。

また、ディジタル画像信号についても本発明は適用でき
るものである。

〔発明の効果〕

以上説明したように本発明によれば、演算係数やシーケ
ンスプログラムの書き換えのためディジタル信号の出力
をミュートする場合又は書き換えが終了してミュートを
解除する場合に、出力される信号が徐々に小さくなった
り又は徐々に大きくなるので、音声あるいは画像が突然
途切れたり突然出力されたりすることがなく視聴感覚上
好ましいミュート動作及びミュートの解除動作を行うこ
とができ、しかも、この様な動作を実現する回路部分の
多くを複数のチャンネルで共有できるので回路規模の小
さいディジタル信号処理回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるディジタル信号処理回
路の回路図、第２図はそのディジタル信号処理回路の内
部で行われている処理の一例を示す回路図、第３図は本
発明の主要部であって第１図に示すレベルアンプダウン
コントローラーの具体的なブロック図、第４図はＲＯＭ
の中に記憶された乗夏係数となるディジタル値の具体例
を示す図、第５図は従来のディジタル信号処理回路の一
例の回路図である。 １０・・・ＲＯＭ。 １２．３０，７４．８４・・・マルチプレクサ、１４・
・・レベルアップダウンコントローラー、１６・・・リ
バーブ回路、 １８・・・グラフインクイコライザー、２０・・・ゼロ
ディテクタ、２２・・・タイマー、２４・・・アドレス
ポインタコントローラー、２６・・・アドレスポインタ
、 ２８１〜２８６・・・インクリメント／デクリメントカ
ウンタ。

Claims (1)

1. 【特許請求の範囲】 ディジタル信号に対して所定の演算を施すディジタル信
   号処理回路において、 １よりも小さい係数値が連続的なアドレスに記憶された
   記憶手段と、 所定の演算がなされたディジタル信号に対して前記記憶
   手段から読み出された係数値を乗算する乗算手段と、 ミュート信号が与えられたとき又はミュート動作が解除
   されたときに、所定の動作ステップにおいて前記記憶手
   段に記憶された係数値を連続的なアドレスから一定の周
   期で読み出すとともにこの読み出された値を前記乗算手
   段に供給する手段と、を具備することを特徴とするディ
   ジタル信号処理回路。