JPH04195610A - プロセス制御装置 - Google Patents

プロセス制御装置

Info

Publication number
JPH04195610A
JPH04195610A JP33331990A JP33331990A JPH04195610A JP H04195610 A JPH04195610 A JP H04195610A JP 33331990 A JP33331990 A JP 33331990A JP 33331990 A JP33331990 A JP 33331990A JP H04195610 A JPH04195610 A JP H04195610A
Authority
JP
Japan
Prior art keywords
processing
time
real
setting
sampling period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33331990A
Other languages
English (en)
Inventor
Shinichi Kitagawa
伸一 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP33331990A priority Critical patent/JPH04195610A/ja
Publication of JPH04195610A publication Critical patent/JPH04195610A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、プロセス制御装置、特にサイクリックに演
算が実行され、かつ演算内容が変更できるプロセス制御
装置に関する。
(ロ)従来の技術 プロセス制御装置には、第3図に示すように、外部入力
処理部1と、中央処理部2と、パラメータ設定部3と、
リアルタイムクロック発生部4と、外部出力処理部5と
からなるものがある。外部入力処理部1は、マルチプレ
クサ、A/D変換器等を含み、中央処理部2はCPU、
メモリ等を含み、パラメータ設定部3は、キーボード・
デコーダ等を含む。また、リアルタイムクロック発生部
4は、発振器、分周器等を含み、外部出力処理部5はマ
ルチプレクサ、D/A変換器等を含む。リアルタイムク
ロック発生部4からは、クロック周期が設定されること
により、この設定したクロック周期に対応して、発振器
からの分周比が決定され、サンプリング周期毎のリアル
タイムクロックパルスを発生し、中央処理部2に人力す
る。中央処理部2のCPUは回路動作の制御と内部演算
を実行し、メモリは、基本プログラム、演算サブルーチ
ン、固定データテーブルなどを格納するROM、作業領
域ならびに演算内容(パラメータ)を格納するために使
用されるRAMから構成される。
この従来のプロセス制御装置では、第4図に示すように
、電源投入または装置リセットで初期処理が起動し、サ
ンプリング周期の設定値Δtに基づいてリアルタイムク
ロック周期を設定し、さらにその他の初期処理(作業領
域のクリアや初期データの設定)を実行する。その後空
き時間があった後、はじめて発生するリアルタイムクロ
ックパルスでサイクリック処理が起動する。サイクリッ
ク処理は第5図に示すように、外部入力処理、ブロック
1〜ブロツク100の演算処理、外部出力処理の順に実
行し、その後空き時間があった後、次のリアルタイムク
ロックパルスの発生でふたたびサイクリック処理が起動
し、以下、同様にサンプリング周期毎に起動され、実行
される。
また、第6図に示すように、パラメータ設定操作が行わ
れると、パラメータ設定指令が発生し、割込優先処理に
より、サイクリック処理の終了直後からパラメータ設定
処理が起動する。しかし、次のリアルタイムクロックパ
ルスが発生するとパラメータ設定処理を一時中断し、サ
イクリック処理を実行し、その後パラメータ設定処理を
再開し、以後、これを繰り返し、メモリ上のパラメータ
データを実際に書き替えてパラメータ設定処理が終了す
る。ここでパラメータとは、例えば演算ブロック毎の演
算内容や、サンプリング周期の設定値等である。パラメ
ータ設定指令は、例えば「設定」あるいは「変更j等の
キー操作によって発せられる。
第7図に、上記初期処理、サイクリック処理及びパラメ
ータ設定処理の処理をフロー図で示してあり、図中、実
線は処理の流れを、破線はデータの流れを示している。
ブロック1〜ブロツク100の各ブロックの演算処理で
は、RAM上の演算内容(パラメータデータ)が参照さ
れ、それに対応するROM上のサブルーチンが呼び出さ
れ、順次実行される。また、パラメータ設定処理では、
RAM上の演算内容を書き替える。初期処理の際、参照
されるサンプリング周期設定値Δtもパラメータの一つ
であり、RAM上に存在し、読み出される。
(ハ)発明が解決しようとする課題 上記した従来のプロセス制御装置では、サイクリックに
演算を実行する場合のサンプリング周期は、装置により
固定されているか、または演算内容による処理時間を考
慮して、人手により選択していた。
ところで、サンプリング周期は可能な限り、短い方が一
般には制御性が良い。しかし、従来のようにサンプリン
グ周期が固定であれば、演算内容がわずかで処理時間が
長くかからない場合に、周期内のむだ時間が多くなるし
、人手により選択できるならば、演算内容を変更するた
びに制御性をよくするため、適当なサンプリング周期を
選択して設定する手間がかかり、また、誤って処理時間
に対して不適当な短すぎるサンプリング周期を選択する
おそれがあり、誤選択すると処理が正常に完了しなくな
るという問題があった。
この発明は、上記問題点に着目してなされたものであっ
て、演算内容を設定・変更しても、最適なサンプリング
周期を自動的に選択し、かつ同時にリアルタイムクロッ
クの周期を設定し得るプロセス制御装置を提供すること
を目的としている。
(ニ)課題を解決するための手段及び作用この発明のプ
ロセス制御装置は、外部人力処理部と、リアルタイムク
ロック発生部と、パラメータ設定部と、外部出力処理部
と、電源投入または装置のリセットによる割込みで起動
する初期処理手段と、前記リアルタイムクロック発生部
からのリアルタイムクロックパルスによる割込みで起動
され、外部から入力信号を取込み、所定の演算を実行し
、外部へ出力するサイクリック処理手段と、パラメータ
設定指令による割込みで起動するパラメータ設定処理手
段とを備えるものにおいて、前記パラメータ設定処理手
段は、演算処理時間のトータル値を算出する演算処理時
間トータル算出手段と、この演算処理時間トータルから
最適サンプリング周期を選択し、設定する最適サンプリ
ング周期選択、設定手段と、この最適サンプリング周期
に対応するクロック周期を前記リアルタイムクロック発
生部に設定するクロック周期設定手段とを特徴的に備え
ている。
このプロセス制御装置では、演算内容を設定変更する際
、パラメータ設定部からパラメータ設定指令が出ると、
パラメータ処理手段(中央処理部)が起動され、設定デ
ータを読み込み、その設定データをもとに、演算内容の
設定を行う。同時に演算処理時間のトータルを算出し、
このトータル値に基づき、最適なサンプリング周期(ト
ータル値よりも大で、できるだけ短い時間)を選択して
設定し、さらにリアルタイムクロック周期を設定する。
これにより、メモリ上の演算内容が書き替えられると同
時に、リアルタイムクロック周期設定手段よりリアルタ
イムクロック発生部に対して最適なサンプリング周期の
設定がされる。
(ホ)実施例 以下、実施例により、この発明をさらに詳細に説明する
この発明が実施されるプロセス制御装置のハード構成は
、第3図に示したものと同様である。
この実施例プロセス制御装置のフロー図を、第7図に示
したものと比較し相違するもののみを図示すると第1図
に示すものとなり、パラメータ設定処理ルーチンが相違
している。中央処理部2のメモリにはROMに、Σ(加
算)、Δ(減算)、×(乗算)、÷(除算)、f(開平
)・・・等のサブルーチン(第7図と同様)の他、各演
算の最大処理時間が記憶されている。また、メモリのR
AMには、サンプリング周期の設定値、ブロック1、・
・・、ブロック100の演算内容の設定値(演算内容を
特定するコード阻)が記憶されている。なお、第2図に
、この実施例プロセス制御装置の処理タイミング例を示
している。
サイクリック処理中に、パラメータ設定部3よリパラメ
ータ設定指令が入ると、割り込み優先処理により、サイ
クリック処理の終了直後からパラメータ設定処理が起動
する。パラメータ設定処理のスタートで、先ずパラメー
タ設定値の読み込みを行う(ステップ5TI)。そして
、この読み込まれた設定データと、その最大処理時間を
もとにトータル処理時間Tの算出を行う(ステップ5T
2)。図示例では、ブロック30の演算内容をΔ(減算
)から÷(除算)に設定変更する場合を示している。ト
ータル処理時間Tは、ブロック1がらブロック100ま
での各ブロック毎の最大演算処理時間のトータルである
から、ブロック30の演算内容をΔから÷に変更する場
合は、それまでのトータル処理時間からΔの最大処理時
間を減じ、十の最大処理時間を加算すればよい。
次に、トータル処理時間Tがそれまでのサンプリング周
期Δtより大きいか判定しくステップ5T3)、この判
定がYESであれば、先ずトータル処理時間Tよりも大
きく最も短い時間のΔL′を最適なサンプリング周期と
して選択し、かつ設定する。つまりRAMに記憶する(
ステップ5T4)。またリアルタイムクロック周期もリ
アルタイムクロック発生部4に再設定する(ステップ5
T5)。そして最後に演算内容÷を、RAMのブロック
30に設定する(ステップ5T5)。ここで、T〉Δt
なら演算内容÷を最後に設定しているのは、先に演算内
容を変更すると、変更後に、次のリアルタイムクロック
の到来でサイクリック処理に入ると、サンプリング周期
Δtが元のままで、演算内容のみが新しく変更され、処
理時間がΔLを越え、演算処理がすべて終了できないお
それがあるためである。
したがって、ステップST3でT〉Δtでない場合は、
そのおそれがないので、演算内容÷をRAMのブロック
30のΔに代えて書き込み、設定(ステップ5T7)、
次にこのトータル処理時間をもとに、処理を完了できて
、かつ最も短いサンプリング周期である最適なサンプリ
ング周期Δt゛ヲ求め、これをサンプリング周期の設定
値ΔLに替えて書き替える。つまりRAMに設定する(
ステップ5T8)。また、リアルタイムクロック周期も
リアルタイムクロック発生部4に再設定する(ステップ
5T9)。なお、第2図に例示するようにパラメータ設
定処理が終了するまでに、次のリアルタイムクロックが
入ると、パラメータ設定処理を中断してサイクリック処
理に戻り、このサイクリック処理の終了で、パラメータ
設定処理を再開し、以後パラメータ設定処理の終了まで
リアルタイムクロックで中断、サイクリック処理の終了
で再開を繰り返す。パラメータ設定処理の終了でサンプ
リング周期、及びリアルタイムクロック周期Δtを新た
な値Δt“に変更する。以後サンプリング周期はΔt′
となり、リアルタイムクロックパルスもΔt゛周期で発
生される。
なお、上記実施例において、外部入力処理部及び外部出
力処理部は、通信によるデータ送受であってもよい。ま
た、リアルタイムクロック発生部は、発振器、分周器等
のハード構成を想定しているが、ソフトウエアフ゛ロン
クで置きかえてもよい。
また、演算内容は、ブロック毎に設定し、演算内容に対
応するサブルーチンを呼び出す方法としているが、ブロ
ック毎に入出力処理と演算内容をステップ式に設定する
方法でもよく、要するにサイクリックに処理する部分に
必要なトータル時間をもとにサンプリング周期を選択す
ればよい。
(へ)発明の効果 この発明によれば、そのときの演算の処理時間に対応し
た最適なサンプリング周期が自動的に設定されるため、
手間がかからずに良い制御性が得られる。また、演算内
容を変更するたびに必要に応じてサンプリング周期を自
動的に最適な値に設定されるため誤って不適当なサンプ
リング周期の設定されるおそれがない。
【図面の簡単な説明】
第1図(A)、第1図(B)は、この発明の一実施例プ
ロセス制御装置のパラメータ設定処理を説明するための
フロー図、第2図は、同実施例プロセス制御装置の処理
タイミングを示す図、第3図は、この発明が実施される
プロセス制御装置のハード構成を示すブロック図、第4
図は、同プロセス制御装置の初期処理のタイミングを示
す図、第5図は、同プロセス制御装置のサイクリック処
理のタイミングを示す図、第6図は、従来のパラメータ
設定処理のタイミングを示す図、第7図は、従来のプロ
セス制御装置の処理動作を説明するためのフロー図であ
る。 1:外部入力処理部、2:中央処理部、3:パラメータ
設定部、 4:リアルタイムクロック発生部、 5:外部出力処理部。 特許出願人      株式会社島津製作所代理人  
弁理士   中 村 茂 信第1図(A)

Claims (1)

    【特許請求の範囲】
  1. (1)外部入力処理部と、リアルタイムクロック発生部
    と、パラメータ設定部と、外部出力処理部と、電源投入
    または装置のリセットによる割込みで起動する初期処理
    手段と、前記リアルタイムクロック発生部からのリアル
    タイムクロックパルスによる割込みで起動され、外部か
    ら入力信号を取込み、所定の演算を実行し、外部へ出力
    するサイクリック処理手段と、パラメータ設定指令によ
    る割込みで起動するパラメータ設定処理手段とを備える
    プロセス制御装置において、 前記パラメータ設定処理手段は、演算処理時間のトータ
    ル値を算出する演算処理時間トータル算出手段と、この
    演算処理時間トータルから最適サンプリング周期を選択
    し、設定する最適サンプリング周期選択、設定手段と、
    この最適サンプリング周期に対応するクロック周期を前
    記リアルタイムクロック発生部に設定するクロック周期
    設定手段と、 を備えたことを特徴とするプロセス制御装置。
JP33331990A 1990-11-28 1990-11-28 プロセス制御装置 Pending JPH04195610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33331990A JPH04195610A (ja) 1990-11-28 1990-11-28 プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33331990A JPH04195610A (ja) 1990-11-28 1990-11-28 プロセス制御装置

Publications (1)

Publication Number Publication Date
JPH04195610A true JPH04195610A (ja) 1992-07-15

Family

ID=18264783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33331990A Pending JPH04195610A (ja) 1990-11-28 1990-11-28 プロセス制御装置

Country Status (1)

Country Link
JP (1) JPH04195610A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009180643A (ja) * 2008-01-31 2009-08-13 Yamatake Corp 差圧発信器
JP2024127591A (ja) * 2023-03-09 2024-09-20 横河電機株式会社 サンプリング回路のゲート時間算出プログラム、ゲート時間算出方法及びゲート時間算出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009180643A (ja) * 2008-01-31 2009-08-13 Yamatake Corp 差圧発信器
US8326550B2 (en) 2008-01-31 2012-12-04 Azbil Corporation Differential pressure transmitter
JP2024127591A (ja) * 2023-03-09 2024-09-20 横河電機株式会社 サンプリング回路のゲート時間算出プログラム、ゲート時間算出方法及びゲート時間算出装置

Similar Documents

Publication Publication Date Title
JPS6240886B2 (ja)
JPH04195610A (ja) プロセス制御装置
EP0263187A4 (en) TREATMENT METHOD OF NUMERICALLY CONTROLLED MACHINES.
US5272650A (en) Self correcting time base for inaccurate oscillators
JPS5336439A (en) Information processor
KR930005650B1 (ko) 타이머를 이용한 일정시간 지연방법
JPS60181812A (ja) キ−ボ−ド制御装置
JPH04205152A (ja) 制御装置の監視装置
KR0173408B1 (ko) 통신단말장치의 모래시계기능 구현방법
JP2631541B2 (ja) プログラマブルコントローラ
JP2906254B2 (ja) プログラマブル・コントローラ
JPH0573296A (ja) マイクロコンピユータ
JPS6341951A (ja) マイクロコンピユ−タ
JPH0619518A (ja) プログラム呼出し方式
JPS57172431A (en) Link interrupting system
JPS5674762A (en) Memory unit
JPH0683985A (ja) Pwm信号出力機能付きシングルチップ・マイクロコンピュータ
JPS54122052A (en) Arithmetic unit
JPH0427730B2 (ja)
JPS57204962A (en) Programmable logic controller
JPS6143302A (ja) シ−ケンスコントロ−ラ
JPH033019A (ja) タイマ
JPS56103724A (en) Microprocessor
JPS59225434A (ja) キ−入力装置
JPS56143007A (en) Control system for process advanced type programmable sequence controller