JPH04196171A

JPH04196171A - 半導体装置および表示装置

Info

Publication number: JPH04196171A
Application number: JP2323696A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1992-07-15
Anticipated expiration: 2013-06-18
Also published as: JP2767495B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「発明の利用分野」本発明は、アクティブ型液晶表示装置またはイメージセ
ンサに用いる薄膜構造を有する絶縁ゲイト型電界効果ト
ランジスタ（以下ＴＰＴという）およびその作製方法に
関するものである。

「従来の技術」従来、ＴＰＴを用いたアクティブ型の液晶表示装置か知
られている。この表示装置は表示部と周辺回路部とを有
するか、周辺回路部はｍ結晶の集積回路をタブポンドま
たはＣ０Ｇ（チップオンガラス）ボンドをして設け、さ
らに表示部において各ピクセル内にＴＰＴを有せしめた
ものである。ＴＰＴにはアモルファスまたは結晶粒界を
有する多結晶型の半導体を用い、１つの画素にＰまたは
Ｎ型のいずれか一方の導電型のみのＴＰＴを用いる。即
ち、−般にはＮチャネル型ＴＰＴ（ＮＴＦＴという）を
画素に直列に連結している。

しかしアモルファス構造の半導体は、キャリア移動度が
小さく、特にポールのキャリア移動度か０、　Ｉｃｍ２
／Ｖｓｅｃ以下と小さい。また多結晶構造の半導体は、
結晶粒界に偏析した酸素等の不純物および不対結合手に
よりトルイン耐圧を充分大きくとれない、Ｐチャネル型
のＴＰＴかできにくい等の欠点があった。さらにこれら
ＴＰＴは光感度（）オトセンシティビティ　ＰＳという
）を有し、光照射によりＶｇ　　Ｉｏ（ゲイＩ・電圧−
ドレイン電流）特性等が大きく変化してしまう欠点を有
している。

そのため、液晶表示装置のバックライト、例えば２００
０ｃｄ（カンデラ）かＴＰＴのチャネル形成領域に光照
射が行われないように遮光層を作ることが重要な工程で
あった。

液晶表示装置とは、例えは第３図において、液晶（１２
）と、それに直列に連結してＮＴＰＴ（ｌ　１．　’）
を設け、これをマＩ・リックス配列せしめたものである
。−般に６４０　Ｘ／１８０または１２６０　Ｘ　９６
０と多くするが、この図面ではそれと同意味で単純に２
×２の７トリツクス配列をさせた。このそれぞれの画素
に対し、周辺回路部（１６）、　（１７）より電圧を加
え、所定のピクセルを選択的にオンとし、他の画素をオ
フとした。するとこのＴＰＴのオン、オフ特性が一般に
は良好な場合、コンＩ・ラストの大きい液晶表示装置を
作ることができる。しかし、実際にががる液晶表示装置
を製造してみると、ＴＰＴの出力、即ち液晶にとっての
入力（液晶電位という）の電圧Ｖｌ、。（１０）は、し
はしは°’Ｉ”（Ｈｉｇｈ）とするへき時に”］”（Ｈ
ｉｇｈ）にならす、また逆（ぴ’０”　（Ｌｏｗ）とな
るへき時に’Ｏ”（Ｌｏｗ）にならない場合かある。液
晶（１２）はその動作において本来絶縁性であり、また
ＴＰＴかオフの時に液晶電位（Ｖ、、）は浮いた状態に
なる。

そしてこの液晶（１２）は等何曲にキャパシタであるた
め、そこに蓄積された電荷によりＶ　Ｌ　Ｃか決められ
る。この電荷は従来のＴＰＴは光感光性であるため、遮
光か充分でない時、ＴＰＴのチャネルのＲＳＤを通じて
リーク（１５）　してしまい、結果として■１．。

のレベルか変動してしまう。さらに液晶がＲＬＣて比較
的小さい抵抗となりリーク（１ｌｌ　）か生じた場合に
は、Ｖ　＋、。は中途半端な状態になってしまう。この
ため１つのパネル中に２０万〜５００万個の画素を有す
る液晶表示装置においては、高い歩留まりを成就するこ
とかできない。

゛　「発明の目的」本発明は、表示装置の表示部におけるＴＰＴを非感光性
とせしめ、非表示部である周辺回路部では高速動作をさ
せる相補構成としたものである。また、複数のＴＰＴの
うち選択的に指定されたＴＰＴのみに対し非感光性を有
せしめ、その応用としてのアクティブ型の液晶表示装置
において、液晶電位を１フレームの間はたえず初期値と
同じ値として所定のレベルを保ち、そのレベルがドリフ
トシないようにＴＰＴを改良したものである。

「発明の構成」本発明は、表示装置における光照射かなされる表示部に
設けられたＴＰＴのチャネル形成領域の半導体材料を光
に対し非感光性の材料とし、特にぞのためＴＰＴのチャ
ネル形成領域に選択的に酸素、炭素または窒素の不純物
を添加したシリコンを用い、その領域を結晶性を存しな
からも光感光性をなくしたものである。そして光照射が
なされない同一基板上の周辺回路部に対しては、高速ス
ピード動作をさせ、相補型とし、さらに不純物の添加を
しない、またはより少なくすることにより、より結晶化
を助長させたものである。

また感光性のないＴＰＴのチャネル形成領域に、イオン
注入法等により選択的にＯ，Ｃ，Ｈの不純物の総量を１
×ＩＯ２０ｃｍ−３〜２０原子９６　（８ｘ　１０”ｃ
ｍ−３）、好ましくは２×１０２０ｃｍ−３〜２原子％
（５Ｘ　１０２０ｃｍ−３）とした。しかしながら、か
つ５００〜７５０°Ｃの熱処理により結晶化せしめ、キ
ャリア移動度として５　ｃｍ２／Ｖｓｅｃ以上とするた
め結晶粒界を実質的になくし、かつ結晶性を有する半導
体材料としたものである。

かくしてこのＴＰＴは非感光性、即ちオン状態での電流
変化を１０％以下とし、かつオフ状態（サブスレッシュ
ホールド状態）て暗電流か１０−”Ａのオーダのものか
１Ｏ−７Ａのオーダ以下の増加、即ち２桁以下の変化を
２０００カンデラの可視光照射て成就させたものである
。

本発明を表示装置、特に液晶表示装置に用いる場合、マ
トリックス構成したそれぞれのピクセル（透明導電膜と
ＴＰＴとの総合したもの）の一方の透明導電膜（画素）
の電極に相補型のＴＰＴの出力端子を連結せしめた。即
ちマｌ−ＩＪソックス列したすべての画素にＰチャネル
型のＴＦＴ　（以下ＰＴＦＴという）とＮＴＦＴとを相
補型（以下Ｃ／ＴＰＴという）として連結してピセルと
したものである。

その代表例を第４図、第５図および第６図に回路として
示す。また、実際のパターンレイアウト（配置図）の例
を第８図、第９図および第１０図に示す。

即ち第４図において、表示部は２×２の７トリツクスを
有し、周辺回路部は（１６）、　（１，７）て示してい
る。この表示部の１つのピクセル（３４）はＰＴＦＴと
ＮＴＦＴとのゲイトを互いに連結し、さらにＹ軸方向の
線Ｖ６Ｇ（２２）、またはＶ　ｃｃ’　（２３）に連結
した。またＣ／ＴＰＴの共通出力を液晶（１２）に連結
している。

ＰＴＦＴの入力（Ｖｓｓ側）をＸ軸方向の線Ｖ　ＤＤ（
＋８）、Ｖ　ｏＤ’（１８”）に連結し、ＮＴＦＴの入
力（■３ｓ側）をＶｓｓ（１９）に連結させている。

するとＶ　ＤＤ（１８）、　Ｖ　６６（２２）か°’１
”（７）時、液晶電位（１ｏ）は“０”′となり、また
Ｖ。ｌ、（１８）か’ｌ”　、Ｖ、Ｇ（２２）か”　ｏ
　”の時液晶電位（１０）は°゛ｌ″　となる。即ち、
Ｖ　Ｇ　ＧとＶ　１．　Ｃとは「逆相」となる。　第４
図において、ＮＴＦＴとＰＴＦＴとを逆に配設すると、
Ｖ　Ｇ　ＧとＶ、。とは「同相Ｊとすることかできる。

　また周辺回路は−７＝かくの如き酸素等の不純物か添加されていない、また充
分に少ないＴＰＴ　、特にＣ／ＴＰＴで作られ、それぞ
れのＴＰＴの移動度４０〜２００　ａｍ／Ｖｓｅｃとし
て高速動作をなさしめた。

以下に実施例に基つき、本発明を示す。

「実施例１」この実施例では第１図および第２図を用いて本発明を示
す。

同一カラス基板に２種類のＣ／ＴＰＴを作らんとした時
の製造工程を第１図、第２図に基つき示す。

またそれぞれの図面における（Ａ）〜（Ｆ）は他の図面
における（Ａ）〜（Ｆ）に対応している。

第１図は非感光性ＴＰＴをＣ／ＴＰＴとして作る例であ
る。第２図は同一基板上に高い移動度のＴＰＴ特にＣ／
ＴＰＴを作る例である。

第１図、第２図において、Ｎｏガラス（日本電気硝子製
）　、ＬＨ−３０（ＨＯ）’Ａ製）、ハイコール７９１
３（コーニング製）等の７００°Ｃ以下、特に約６００
°Ｃの熱処理に耐え得るカラス（１）上に、マクネトロ
ンＲＦ（高周波）スパッタ法を用いブロッキング層（３
８）としての酸化珪素膜を１０００〜３０００人の厚さ
に作製した。

プロセス条件は酸素１００％雰囲気、成膜温度１５０°
Ｃ１出力４００〜８００Ｗ１圧力０．５Ｐａとした。タ
ーゲラ１−に石英または単結晶シリコンを用いた成膜速
度は３０人／分であった。

この−にに、酸素、炭素または窒素の総量か７×１０１
９ｃｍ″３好ましくはＩ　Ｘ　１０”　ｃｍ−３以下し
か添加させていないシリコン膜をＬＰＧＶＤ（減圧気相
）法、スパッタ法またはプラズマＣＶＩ）法により形成
した。

減圧気相法で形成する場合、結晶化温度よりも１００〜
２００°Ｃ低い４５０〜５５０°Ｃ１例えは５３０　’
Ｃでジシラン（Ｓｉ□Ｉ（６）またはトリシラン（Ｓ１
３１（ｓ）をＣ’ＶＤ装置に供給して成膜した。反応炉
内圧力は３０〜３００Ｐａとした。成膜速度は３０〜１
００人／分であった。

ＮＴＥＴとＰＴＦＴとのスレッシュホールド電圧（Ｖ　
ｔ　ｈ　）を概略同一に制御するため、ホウ素をジポラ
ンを用いてｌＸｌ０１５〜５　Ｘ　１０１７ｃｍ−３の
濃度として成膜中に添加してもよい。

スパッタ法で行う場合、スパッタ前の背圧をｌＸ　１Ｏ
−５Ｐａ以下とし、単結晶シリコンをターゲラ１〜とし
、アルゴンに水素を５０〜８０体積％に混入した雰囲気
で行った。例えばアルゴン２０体積９６、水素約８０体
積％とした。成膜温度は１５０°Ｃ１周波数は１３、５
６ＭＨｚ、スパッタ出力４００〜８００Ｗとした。圧力
は０．５Ｐａてあった。

プラズマＣＶＤ法により珪素膜を作製する場合、温度は
例えば３００°Ｃとし、モノシラン（ＳｉＨ４）または
ジシラン（ｓ；２Ｈ６）を反応性気体として用いた。

これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの
高周波電力を加えて成膜した。

これらの方法によって形成された被膜は、酸素か７×１
０２０ｃｍ−３好ましくはＩ　Ｘ　１０”　ｃｍ−３ま
たはそれ以下しか含有しないようにした。するとこの被
膜は感光性を有するか、酸化等か添加されている場合よ
りもより結晶化をしやすいという特長を有する。

この実施例では第１．２図（Ａ）に示す如く、第１のフ
ォトマスク■で所定の領域のみ、半導体膜（２）、　（
２’　）、　（４２）、　（４２’　）を残し他部を除
去した。さらに第１図では第２のフォトマスク■を用い
、フォトレジス１（３５）を選択的に除去した。この除
去された第１図の領域（３６）、　（３６°）は、それ
ぞれＰＴＦＴ、ＮＴＦＴのチャネル形成領域を構成する
。この開孔に対し、Ｃ，ＮまたはＯｌ例えば０を２Ｘ１
０”〜ｌ×１０１６ｃｍ−２のドーズ量不純物をイオン
注入法により添加した（斜線領域）。加えた電圧は３０
〜５０ＫｅＶ例えば３５ＫｅＶとした。

その結果、第１図（Ａ）においては、まったく不純物は
添加せず、さらに一対の不純物領域であるソースまたは
ドレインとなる領域は、酸素等の不純物がきわめて少な
く、結晶化はより強く進ませ得る。またその一部は後工
程においてソース、トレインとなる領域において０〜５
μｍの横方向の深さにまでわたって（第１図（Ｃ）にお
ける（６１）。

（６２）の関係）設けられている。

即ち非感光性とせしめるにはＣ，０，Ｎを添加すればよ
いが、多すぎるとその後の熱処理でも結晶化しにくくな
り、ひいてはキャリア移動度が５ｃｍ２／Ｖｓｅｃ以上
、好ましくは１０〜１０００ｍ２／■ｓｅｃを得るこ＝
　１１− とがてきないからである。

かくして、アモルファス状態の珪素膜を５００〜１００
００人（１μｍ）、例えば２０００人の厚さに作製の後
、５００〜７５０°Ｃの結晶成長を起こさない程度の中
温の温度にて１２〜７０時間非酸化物雰囲気にて加熱処
理した。例えば窒素または水素雰囲気にて６００°Ｃの
温度て保持した。

この半導体膜の下側の基板表面は、アモルファス構造の
酸化珪素膜が形成されているため、この熱処理で特定の
核か存在せず、全体か均一に加熱アニールされる。即ち
、成膜時はアモルファス構造を有し、また水素は単に混
入しているのみであ机このアニールにより、チャネル形成領域の半導体膜はア
モルファス構造から秩序性の高い状態に移り、その一部
は結晶状態を呈する。特にシリコンの成膜時に比較的秩
序性の高い領域は特に結晶化をして結晶状態となろうと
する。しかし、これらの領域間に存在する珪素により互
いの結合がなされるため、珪素同志は互いにひっばりあ
う。結品としてもレーザラマン分光により測定すると、
単結晶の珪素（１１１）結晶方位のピーク５２２　ｃｍ
−’より低周波側にシフ１〜した格子歪を有した（１１
１）結晶ピークが観察される。その見掛け」二の粒径は
、半値巾から計算すると、５０〜５００人とマイクロク
リスタルのようになっているか、実際はこの結晶性の高
い領域は多数あってクラスタ構造を有し、その各クラス
タ間は互いに珪素同志で結合（アンカリング）がされた
セミアモルファス構造の被膜を形成させることかできた
。

例えばＳＩＭＳ（二次イオン質量分析）法により深さ方
向の分布測定を行った時、添加物（不純物）として最低
領域（表面または表面より離れた位置（内部））におい
て酸素が２　ＸＩＯ”ｃｍ−３（５原子％）、窒素４　
Ｘ　１０１７ｃｍ−３を得た。また、水素は４Ｘ１０”
ｃＦ”であり、珪素４　Ｘ　１０２２ｃｍ−”と比較す
ると１原子％であった。

この結晶化は酸素濃度が例えば１．５　ＸＩＯ”ｃｍ−
３においては１０００人の膜厚で６００°Ｃ（４８時間
）の熱処理で可能である。これを５Ｘ１０”ｃＦ３にす
ると膜厚を０．３〜０．５μｍと厚くすれば６００°Ｃ
でのアニールによる結晶化が可能であったが、０．１　
μｍの厚さでは６５０°Ｃての熱処理か結晶化のために
必要であった。即ちより膜厚を厚くする、より酸素等の
不純物濃度を減少させるほど、結晶化がしやすかった。

また非感光性はより酸素を薄くすると光照射量か少なく
なった。

結果として、この被膜は実質的にグレインバウンダリ（
ＧＢという）がないといってもよい状態を呈する。キャ
リアは各クラスタ間をアンカリングされた個所を通じ互
いに容易に移動し得るため、１３わゆるＧＢの明確に存
在する多結晶珪素よりも高いキャリア移動度となる。即
ちホール移動度（μｈ　）　＝　１０〜５０ｃｍ２／Ｖ
ｓｅｃ、電子移動度（μｅ）＝１５〜１００ｃｍ２／Ｖ
ｓｅｃが得られる。

またＰＳは、第７図（Ａ）、　（Ｂ）に示されているか
、ＴＰＴとしてのＶｇ（ゲイト電圧）−１゜（ドレイン
電流）特性を得ながらガラス側より２０００カンデラの
光を照射してＩＤかオン状態の領域で１０％以下しか動
か（ドリフト）ない条件またはサブスレッシュホールド
電圧の領域にて■。が２桁以下の増加（ドリフト）シか
ない条件（オフ電流が充分小さい条件）として測定した
。すると、チャネル形成領域での酸素濃度が８　Ｘ　１
０”　ｃ＋Ｆ”等の少ない濃度であるとドリフトかある
か、Ｉ　Ｘ　１０２Ｉ１０２Ｉ以」二好ましくは３　Ｘ
　１０２’ｃｍ−３以上とすると、はとんとドリフトが
ＰＴＦＴでもＮＴＦＴてもみられなかった。

他方、」二記の如く中温でのアニールではなく、９００
〜１２００°Ｃの高温アニールにより被膜を多結晶化す
ると、核からの固相成長により被膜中の酸素等の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
か多くなり、結晶中の移動度は大きいか、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。そして結果としては５　ｃｍ２／Ｖｓｅｃ以下
の移動度しか得られず、結晶粒界でのドレイン接合での
リーク等による耐圧の低下かおきてしまうのか実情であ
った。

即ち、本発明の実施例ではかくの如く、第１図では感光
性がなくかつ結晶性を有するセミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いている
。また第２図では感光性を有しても、第１図より２〜４
倍も大きい移動度を有するシリコン半導体を用いている
。

第１．２図（Ｂ）において、この上に酸化珪素膜をゲイ
ト絶縁膜として厚さは５００〜２０００人例えは１００
０人に形成した。これはブロッキング層としての酸化珪
素膜の作製と同一条件とした。この成膜中に弗素を少量
添加してもよい。

この酸化珪素と下地の半導体膜との界面特性を向上し、
界面準位を除くため、紫外光を同時に加え、オゾン酸化
を行うとよかった。即ち、ブロッキング層（３８）を形
成したと同じ条件のスパッタ法と光ＣＶＤ法との併用方
法とすると、界面準位を減少させることかできた。

さらにこの後、この」二側にリンが１〜５Ｘ１０２０ｃ
Ｆ３の濃度に入ったシリコン膜またはこのシリコン膜と
その上にモリブデンＱ４ｏ）、タングステン（Ｗ）。

ＭＯＳ　ｌ　２またはＷＳｉ２との多層膜を形成した。

これを第３のフｔ　ｔ−マスク■にてパターニングした
。そしてＰＴＦＴ用のゲイト電極（４）、　ＮＴＦＴ用
のゲイト電極（４′）を形成した。例えはチャネル長１
０μｍ１ゲイト電極としてリンドープ珪素を０．２μｍ
、その上にモリブデンを０，３μｍの厚さに形成した。

第１．２図（Ｃ）において、フ第１・レジス１−（３１
°）をフォトマスク■を用いて形成し、ＰＴＦＴ用のソ
ース（５）、ドレイン（６）となる領域でありかつ酸素
濃度の少ない領域に対し、ホウ素を１〜２Ｘ１０”ｃｍ
−２のドーズ量をイオン注入法により添加した。

次に第１．２図（Ｄ）の如くフォトレジス１（３１）を
フォトマスク■を用いて形成した。そしてＮＴＦＴ用の
ソース（５°）、ドレイン（６゛）となる領域に対しリ
ンをＩ　Ｘ１０１５ｃｍ−”の量、イオン注入法により
添加した。

これらはゲイト絶縁膜（３）を通じて行った。しかし、
第１．２図（Ｂ）において、ゲイト電極（４）。

（４′）をマスクとしてシリコン膜上の酸化珪素を除去
し、その後、ホウ素、リンを直接珪素膜中にイオン注入
してもよい。

次に、これらフォトレジス）・（３１）を除去した後、
６３０°Ｃにて１０〜５０時間再び加熱アニールを行っ
た。

そしてＰＴＦＴのソース（５）、　１〜レイン（６）、
　ＮＴＦＴのソース（５′）、トレイン（６゛）を不純
物を活性化してＰ＋、Ｎ＋の領域として作製した。

この領域は酸素等が少ないため、同じ温度でもより結晶
化度か進む。結果としてホウ素、リン等の導電型を与え
る不純物のイオン化率（アクセプタまたはドナーの数／
注入した不純物の量）か５０〜９０％にまで可変するこ
とができた。

またゲイト電極（４）、　（４°）、　（４４）、　（
４４”）下にはチャネル形成領域（７）、　（７’　）
（４７）、　（４７°）かセミアモルファス半導体とし
て形成されている。

第１図（Ｃ）においては、酸素等の不純物の添加された
領域の端部（６２）を不純物領域の端部（６１）より不
純物領域にわたらせることにより、ここでのホウ素また
はリンのイオン化率は減少するか、同時にＮ＋利、Ｐ”
−１の存在する面に結晶粒界か存在しにくく、結果とし
てドレイン耐圧を高くすることができる。

かくすると、セルファライン方式でありながらも、すへ
ての工程において７００°Ｃ以上に温度を加えることが
なく２種類のＣ／ＴＰＴを第１図、第２図の如くにして
作ることかできる。そのため、基板材料として、石英等
の高価な基板を用いなくてもよく、本発明の大画素の液
晶表示装置にきわめて適しているプロセスである。

熱アニールは第１．２図（Ａ）、　（Ｄ）で２回行った
。

しかし第１．２図（Ａ）のアニールは求める特性により
省略し、双方を第１図（Ｄ）の熱アニールにより兼ねさ
せて製造時間の短縮を図ってもよい。第１．２図（Ｅ）
において、層間絶縁物（８）を前記したスパッタ法によ
り酸化珪素膜の形成として行った。この酸化珪素膜の形
成はＬＰＣＶＤ法、光ＣＶＤ法を用いてもよい。例えば
０．２〜２．０μｍの厚さに形成した。その後、第１．
２図（Ｅ）に示す如く、フォトマスク■を用いて電極用
の窓（３２）を形成した。

さらにこれら全体はアルミニウムを０．５〜１μｍの厚
さにスパッタ法により形成し、リード（９）。

（９“）およびコンタクｌ−（２９）、　（２９’　）
をフォトマスク■を用いて第１図（Ｆ）の如く作製した
。

また第２図（Ｆ）ではリード（４９）、　（４９°）、
出力端子（３９）をアルミニウムで形成して、これをも
とに第３図〜第６図の周辺回路部での論理回路を形成さ
せた。

第７図（Ａ）、　（Ｂ）はＰＴＦＴ、　ＮＴＰＴの特性
を示す。第７図（Ａ）において曲線（７２）は第１図の
ＰＴＰＴ（２１）の特性であり、それに２０００ｃｄの
光を照射すると、ザブスレッシュホールド領域での電流
が約１桁同化して曲線（７２”）を得た。曲線（７３）
は第２図のＰＴＦＴ（５１）の特性を示す。

第７図（Ｂ）において、曲線（７１）は第１図ＮＴＰＴ
（１１）の特性例である。それに２０００ｃｄの光を照
射すると、曲線（７１°）と約１桁電流かオフ領域で増
加した。曲線（７２）は第２図のＮＴＦＴの特性を示す
。

かかるＴＰＴの特性を略記する。移動度（μ）、スレッ
シュホールド電圧（ＩＤ＝０．１μへの時のゲイト電圧
）、ドレイン耐圧（ＶＢＤｌ）、フォトセンシティビテ
ィ（ＰＳ）は以下の通りであった。

第１図の構成 μ（ａｍ”／Ｖｓ）　　Ｖｔｈ（Ｖ）　ＶＢｏｖ　　Ｐ
ＳＰＴＦＴ　１６　−５．３　−２４Ｖ無ＮＴＦＴ　２
５　　＋４．７　　＋２７Ｖ無第２図の構成ｔｔ　（ｃｍ２／Ｖｓ）　　Ｖ　ｔｈ（Ｖ）　Ｖ　Ｂｏ
、ＰＳＰＴＦＴ　４５　−４．８　−２１Ｖ有ＮＴＦＴ
　６８　　」４．１　　＋２４Ｖ有−１−記はチャネル
長５μｍ１チャネル巾１５μｍの場合を示す。

この実施例は液晶表示装置例であり、またこのＣ／ＴＰ
Ｔの出力を画素に連結させるためさらに第１図（Ｆ）に
おいて、ポリイミド等の有機樹脂（３４）を形成した。

そしてフォトマスク■により再度の窓あけを行った。２
つのＴＰＴの出力端を液晶装置の一方の透明電極に連結
するため、スパッタ法によりＩＴＯ（インジューム・ス
ズ酸化膜）を形成した。

それをフォトマスク■によりエツチングして、透明電極
（３３）を構成させた。このＩＴＯは室温〜１５０°Ｃ
で成膜し、それを２００〜３００°Ｃの酸素または大気
中のアニールにより成就した。

かくの如くにして、ＰＳを有さないＰＴＦＴ（２１）と
ＮＴＦＴ（１１）と透明導電膜の電極（３３）とを同一
ガラス基板（１）」二に作製した。かつＰＳを有するＰ
ＴＦＴ（４１）、ＮＴＦＴ（５１）を同一ガラス基板上
に第２図に示した如くにして作製した。

［実施例２Ｊ第８図（Ａ）に第３図に対応した実施例を示す。

Ｘ線としてＶＤＤ（１８）、Ｖ８ｓ（１９）、Ｖ　ｏｎ
’　（１８’　）、Ｖ　ＳＳ’　（１９’　）を形成し
た。なおＹ線としてＶ、ｏ（２２）、Ｖ６．’（２２″
）を形成した。

図面（Ａ）は平面図であるか、そのＡ−Ａ　’の縦断面
図を第８図（Ｂ）に示す。またＢ−Ｂ’の縦断面図を第
８図（Ｃ）に示す。

ＰＴＦＴ（２１）をＸ線ＶＤＤ（１８）とＹ線ＶＧＧ（
２２）との交差部に設け、ＶＤＤ（＋８）とＶ　ｃｃ’
　（２２’　）との交差部にも他の画素用のＰＴＦＴ（
２ＬＡ）か同様に設けられている。ＮＴＦＴ（１，１）
はＶＳＳ（１９）とＶ、６（２２）との交差部に設けら
れている。Ｖｏｏ（１８’）とＶ、６（２２）との交差
部の下側には、他の画素用のＰＴＦＴが設けられている
。Ｃ／ＴＰＴを用いた７トリクス構成を有せしめた。

ＰＴＦＴ（２１）は、ソース（５）の入力端のコンタク
ト（３２）を介しＸｍＶ、Ｄ（１８）に連結され、ゲイ
１−（４）は多層形成がなされたＹ線ＶＧＧ（２２）に
連結されている。ドレイン（６）の出力端はコンタク＋
（２９）を介して画素の電極（３３）に連結している。

他方、ＮＴＦＴ（１１）はソース（５°）の入力端かコ
ンタクＩ−（３２°）を介してＸ線Ｖ８８（１９）ｔ：
Ｚ連結サレ、ゲイｈ（４’）はＹ線ＶＧＧ（２２）に、
ドレイン（６°）の出力端はコンタクＩ−（２９’　）
を介して画素（３３）に連結している。かくして２本の
Ｘ線（１８）、　（＋９）に挟まれた間（内側）に、透
明導電膜よりなる画素（３３）とＣ／ＴＰＴとにより１
つのピクセルを構成せしめた。

かかる構造を左右、上下に繰り返すことにより、２×２
のマＩ・リクスの１つの例またはそれを拡大した６４０
×４８０．１２８０×９６０といった大画素の液晶表示
装置を作ることか可能となった。

第８図（Ｂ）、　（Ｃ）は第１図（Ｆ）に番号か対応し
ている。

ここでの特長は、１つの画素に２つのＴＰＴか相補構成
をして設けられていること、画素（３３）は液晶電位Ｖ
、。を有するか、それは、ＰＴＦＴかオンてありＮＴＦ
Ｔがオフか、またはＰＴＦＴかオフてありＮＴＦＴかオ
ンか、のいずれのレベルに固定されることである。

第８図において、それら透明導電膜」二に配向膜、配向
処理を施し、さらにこの基板と他方の液晶の電極（第４
図（２３））を有する基板との間に一定の間隔をあけて
公知の方法により互いに配設をした。

そしてその間に液晶を注入または配線して完成させた。

液晶材料にＴＮ液晶を用いるならば、その間隔を約１０
μｍ程度とし、透明導電膜双方に配向膜をラビング処理
して形成させる必要かある。

また液晶材料にＦＬＣ（強誘電性）液晶を用いる場合は
、動作電圧を±２０Ｖとし、セルの間隔を１．５〜３．
５μｍ例えば２．３μｍとし、反対電極（第４図）（２
３）上にのみ配向膜を設はラビング処理を施せばよい。

分散型液晶またはポリマー液晶を用いる場合には、配向
膜は不用てあり、スイッチング速度を大とするため、動
作電圧は±１０〜±１５Ｖとし、セル間隔は１〜１０μ
ｍと薄くした。

特に分散型液晶を用いる場合には、偏光板も不用のため
、反射型としても、また透過型としても光量を大きくす
ることかできる。そしてその液晶はスレッシュホールド
かないため、本発明のＣ／ＴＰＴに示す如く、明確なス
レッシュホールド電圧か規定されるＣ／ＴＰＴ型とする
ことにより、大きなコンｌ−ラストとクロストーク（隣
の画素との悪干渉）を除くことができた。

「実施例３」この実施例は第５図および第９図に対応したものである
。

この図面より明らかな如く、表示部においてはＹ線のＶ
６．（２２）を中央に配設し、Ｘ線のＶＤ、（１８）、
Ｖｓｓ（１９）に挟まれた部分を１つのピクセル（３４
）としている。１つのピクセルは、１つの透明導電膜の
画素（３３）および２つのＰＴＰＴ（２１）、　（２１
”）、２つのＮＴＦＴ（１１）、　（１１’　）よりな
る２つのＣ／ＴＰＴに連結させている。ゲイト電極はす
へて■。、（２２）に連結され、２つのＰＴＦＴ（２１
）、　（２１’）はＶ、ｏ（１８）に、また２つのＮＴ
ＦＴの（１１）、　（１１°）はＶｓｓ（１９）に連結
されている。

これら２つのＰＴＦＴの一方またはＮＴＦＴの一方が不
良であった場合、その不良のＴＰＴをレーザ光照射で破
壊させることにより、冗長性をもたせた。このため画素
を構成する透明導電膜（３３）は４つのＴＰＴのソース
、ドレインを覆うことのないように設けた。

また周辺回路部（１６）、　（１７）に対しては、第２
図に示したＴＰＴ特にＣ／ＴＰＴを用いて高速動作をな
さしめた。

その他は実施例２と同してあり、この２種類のＣ／ＴＰ
Ｔは実施例１の第１．２図を用いた。

［実施例４Ｊこの実施例は第４図および第１０図に対応するものであ
る。表示部における１つのピクセルが２つのＣ／ＴＰＴ
と２つの画素よりなっている。即ちＰＴＰＴ（２１）、
ＮＴＦＴ（１１）よりなるＣ／ＴＰＴの出力と連結した
液晶（１２）の画素（３３）と他のＰＴＦＴ（２１”）
とＮＴＦＴ（１１”）よりなるＣ／ＴＰＴの出力に連結
した液晶（１２°）の画素（３３”）とが、１つのピク
セル（３４）を構成している。画素（３３）と（３３°
）とが１つのピクセルを構成する合わせた画素（３３）
に対応する。

かくすると、たとえ一方の画素が動作しなくなっても、
他方の画素か動作をし、カラー化をした時、非動作のピ
クセルか発生する確率を下げることかできた。

また周辺回路部は第４図に示す（１６）、　（１７）に
示されている。ここには実施例Ｉの第２図のＴＰＴ特に
Ｃ／ＴＰＴを用いた。

その他、ここに記載されていないことは実施例１．２に
記されたことと同様である。

「実施例５」実施例２．３および４においては、ｖＤｏにＰＴＦＴの
入力端を、またＶｓｓにＮＴＦＴの入力端を連結した。

この実施例においては、逆に、ＶＤＤ側にＮＴＦＴの入
力端を、Ｖｓｓ側にＰＴＰＴの入力端を連結した。する
とその出力であるＶ　１．　ＣはＶ　Ｇ　Ｇと同相（Ｖ
ｃｃか”　ｉ　”の時Ｖ　Ｌ　Ｃは°′ｌ″　となり、
Ｖａｃか′０″の時Ｖ　ｔ　ｃは”　ｏ　”となる）と
することができる。出力電位はＶ　Ｇ　Ｇ−ｖｔｈて与
えられる。かくするとＶ。６をＶ　Ｄ　Ｄより大にしな
けれはならない欠点はあるが、ゲイト電極とＶ　ＬＣと
の間で多少のリークをあってもあまり気にしなくてもよ
いという特長を有する。

かかる場合、第４図、第５図および第６図において、Ｐ
ＴＦＴ（２］、）とＮＴＦＴ（１１）とは互いに逆に設
ければよい。また周辺回路は第２図に示したＴＰＴ特に
Ｃ／ＴＰＴを用いて高速演算処理を行わしめた。そのた
め、実施例２．３．４における製造工程とまったく同じ
くして作ることかできる。

「実施例６」この実施例は、第３図に示した各ピクセルに、ＮＴＦＴ
のみを各画素等に連結して設けたＩＴｒ／ｃｅｌｌ方式
のものである。するとＶ　Ｌ。のレベルは、フローティ
ングとなりバラツキかあるか、本発明に示すＴＰＴが非
感光性であるため、実使用の際のＴＰＴに光か照射され
ることを防ぐ遮光手段を設ける必要かなく、従来より簡
単にアクティブ型液晶表示装置を作ることかできた。ぞ
の他は実施例１．３と同様である。

「発明の効果」本発明は同一基板上に高速演算を行い得るＴＰＴ特にＣ
／ＴＰＴを作り、同時に光照射がなされる照射部にはＮ
ＴＦＴ、　ＰＴＦＴに対し非感光性とすることにより、
特にチャネル形成領域に酸素等の不純物を添加して、非
感光性のセミアモルファス半導体とした。かくすること
により、周辺回路は光照射を行わないため、感光性を有
してしても、高い移動度を有せしめたＴＰＴにより高速
演算処理するものとし、他方表示部は光照射か行われる
か、遮光手段か非感光性ＴＰＴを用いて不用となった。

１）遮蔽手段か不要となった液晶表示装置を作ることか
できる２）周辺回路と表示部とを同一基板」二に形成すること
が可能となった３）ギヤリアの移動度がアモルファス珪素を用いた場合
に比べ１０倍以上も大きいセミアモルファス半導体を用
いたため、ＴＰＴの大きさを小さくでき、１つのピクセ
ル内に２つのＴＰＴをつけても開口率の減少をほとんと
伴わないという多くの特長を有する。

本発明は高速動作のＴＰＴおよび非感光性のＴＰＴを作
り、その応用として液晶表示装置に用いた例を示した。

しかしその他の半導体装置、例えばイメージセンサ、モ
ノリシック型集積回路における負荷または三次元素子と
して用いることも可能である。

本発明においてかかるＣ／ＴＰＴに対し、半導体として
セミアモルファスまたはセミクリスタルを用いた。しか
し同じ目的のために可能であるならば他の結晶構造の半
導体を用いてもよい。またセルファライン型のＣ／ＴＰ
Ｔにより高速処理を行った。

しかしイオン注入法を用いずに非セルファライン方式に
よりＴＰＴを作ってもよい。またスタガー型でなく逆ス
タガー型のＴＰＴであってもよいことはいうまでもない
。

本発明における表示媒体としては、透過型の液晶表示装
置または反射型の液晶表示装置として用い得る。また液
晶材料としては前記したＴＮ液晶、ＰＬＣ液晶、分散型
液晶、ポリマ型液晶を用い得る。

またゲストホストク液晶にイオン性ドーパントを添加して電界を印加する
ことによってネマチック液晶としコレステリック液晶と
の混合体に電界を印加して、ネマチック相とコレステリ
ック相との間て相変化を生じさせ、透明ないし白濁の表
示を実現する相転移液晶を用いることもできる。また液
晶以外では、例えば染料で着色した有機溶媒ＣＦ＋ここ
れと色の異なる顔料粒子を分散させた、いわゆる電気泳
動表示用分散系を用いることもてきることを付記する。

【図面の簡単な説明】

第１図は非感光性の薄膜型トランジスタ（ＴＰＴ）を相
補構成で形成した作製方法を示す。第２図は高速動作を行い得るＴＰＴを相補構成で作製す
る作製方法を示す。第３図は１つのＴＰＴのみを用いたアクティブ型液晶装
置の回路図を示す。第４図、第５図および第６図は本発明の相補型ＴＰＴを
用いたアクティブ型液晶装置の回路図を示−　３　１　
＝す。第７図は第１図、第２図の作製方法で作られたＴＰＴの
特性（Ｖｇ　　Ｉｏ曲線）を示す。第８図は第４図に対応した液晶表示装置の一方の基板の
平面図（Ａ）、縦断面図（Ｂ）、　（Ｃ）を示す。第９図は第５図に対応した液晶表示装置の一方の基板の
図面である。第１０図は第６図に対応した液晶表示装置の一方の基板
の図面である。（１）・・・・ガラス基板（２）、　（２°）・・シリコン半導体（３）・・・・
ゲイト絶縁膜（４）、　（４′）、　（４４）、　（４４°）・・・
ゲイト電極（５）、　（５’　）、　（４５）、　（４
５”）　　・・・ソース（６）、　（６’　）、　（４
６）、　（４６′）・・・ドレイン（７）、　（７°）
、　（４７）、　（／４７′）・・・チャネル形成領域
（９）、　（９′）、　（３９）、　（４９）、　（４
９°）。・・・・アルミニウム配線（１０）・・・・液晶電位（Ｖｔ．、）（１１）、　（
＋１’　）、　（ＩＩＡ）、　（１１”Ａ）、　（ＩＩ
Ｂ）、　（１１’　Ｂ）、　（５０）・・Ｎチャネル型
薄膜トランジスタ（ＮＴＦＴ）（１２）、　（１２’　
）、　（１２Ａ）、　（１２°Ａ）、　（１２Ｂ）、　
（１２’　Ｂ）・・・・液晶　　・（１４）、　（１５）　　・リークをさせる抵抗（１６
）、　（１７）　　・周辺回路（１８）、　（１８”）　−　Ｖ　ｏｏ　（　Ｘ線の１
つ）（１９）、　（１９°）・Ｖｓｓ（Ｘ線の１つ）（
２１）、　（２１’　）、　（２１Ａ）、　（２ＦＡ）
、　（２１Ｂ）、　（２１’　Ｂ）、　（５１）・・・
・Ｐチャネル型薄膜トランジスタ（ＰＴＦＴ）（２２）
、　（２２”）　・Ｖ　ｃｃ、Ｖ．、ＩＹ線）（２３）
、　（３３）、　（３３’　）、　（３３Ａ）、　（３
３“Ａ）、　（３３Ｂ）、　（３３’　Ｂ）・・・・透
明電極で作られた画素（３４）・・・・ピクセル（３６）・・・・酸素をイオン注入した領域（３８）・
・・・ブロッキング層

Claims

【特許請求の範囲】１、複数の絶縁ゲイト電界効果トランジスタが表示部と
周辺回路とに設けられたアクティブ型表示装置において
、前記表示部に設けられた絶縁ゲイト型電界効果トラン
ジスタは、感光性を有さず、また前記周辺回路部にはＰ
チャネル型およびＮチャネル型の絶縁ゲイト型電界効果
トランジスタが相補構成を有して設けられたことを特徴
とする半導体装置。２、複数の絶縁ゲイト電界効果トランジスタが表示部と
周辺回路とに設けられたアクティブ型表示装置において
、前記表示部に設けられた絶縁ゲイト型電界効果トラン
ジスタのチャネル形成領域には、酸素、炭素および窒素
の不純物の総量が前記周辺回路部に設けられた絶縁ゲイ
ト型電界効果トランジスタのチャネル形成領域に比べて
多く添加されて設けられたことを特徴とする半導体装置
。３、絶縁表面を有する基板上に水素が添加された半導体
膜を形成する工程と、前記半導体を用いて複数の絶縁ゲ
イト型電界効果トランジスタを形成するに際し、少なく
とも１つの絶縁ゲイト型電界効果トランジスタのチャネ
ル形成領域に酸素、炭素または窒素を添加するとともに
、少なくとも他の１つの絶縁ゲイト型電界効果トランジ
スタのチャネル形成領域に前記酸素、炭素または窒素を
添加しない、または前記トランジスタよりも少なく添加
する工程と、該工程の後前記半導体を熱処理することに
より、前記チャネル形成領域に結晶性を有せしめる工程
とを有することを特徴とする半導体装置作製方法。