JPH0419639B2 - - Google Patents

Info

Publication number
JPH0419639B2
JPH0419639B2 JP9387383A JP9387383A JPH0419639B2 JP H0419639 B2 JPH0419639 B2 JP H0419639B2 JP 9387383 A JP9387383 A JP 9387383A JP 9387383 A JP9387383 A JP 9387383A JP H0419639 B2 JPH0419639 B2 JP H0419639B2
Authority
JP
Japan
Prior art keywords
transistor
current
terminal
potential
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9387383A
Other languages
English (en)
Other versions
JPS58212700A (ja
Inventor
Toomasu Shimuko Richaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xicor LLC
Original Assignee
Xicor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xicor LLC filed Critical Xicor LLC
Publication of JPS58212700A publication Critical patent/JPS58212700A/ja
Publication of JPH0419639B2 publication Critical patent/JPH0419639B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明はIC（集積回路）高電圧制御装置に関
し、特に例えばIC高電圧発生回路のような高電
圧電源のランプ速度を制御する方法および装置に
関する。本発明による方法及び装置は、「オンチ
ツプ」で発生された高電圧電源を用いる例えば不
揮発性プログラマブルランダムアクセスメモリ装
置（以下EEPROMと呼ぶ）のようなICと一緒に
用いて特に有効である。
（背景技術） この点に関して、例えば米国特許第4274012号、
第4300212号及び第4314264号で開示されているよ
うな不揮発性メモリ素子及びメモリ列は、不揮発
性メモリ素子をプログラム及び消去する際に比較
的高い電圧を用いるようになされており、また例
えば米国特許第4263664号及び米国特許第4326134
号（これらはこの明細書で引用される）で開示さ
れているように、高いプログラム及び消去電圧を
オンチツプで発生するものを適用するようになさ
れている。
比較的低い電圧（例えば５〔Ｖ〕）の外部電源を
動作させて例えば不揮発性メモリセルのプログラ
ム及び消去のようなチツプ上の動作を行わせるた
めに高い内部電圧を発生させる例えばEEPROM
メモリのような回路を構成する場合、低い消費電
力で容易にランプ特性を制御できるような高電圧
ランプ速度制御装置をもつことが有効である。更
に、オンチツプ高電圧発生器はかなり制限された
電流出力容量（例えば約10〔μA〕程度）しかもつ
ていないので、ランプ速度制御回路は、ランプ速
度を制御をする必要がある時以外は電流を流さな
いようにすることが望ましい。また、オンチツプ
基板バイアス発生器を用いているICについては、
基板バイアス発生器に対して余分な負荷をかけな
いように半導体基板にはほとんど電流を流さない
ようにするランプ速度制御装置を用いることが望
ましい。
永久的又は半永久的に電荷を蓄積する技術を用
いる5V型EEPROMメモリ回路及び同様の回路を
構成する場合に、内部高電圧のランプ速度をメモ
リセルや他の電荷蓄積素子の動作を最も効率良く
行わせる特定な値に制御することが望ましく、そ
のランプ速度としては例えば10〜50〔Ｖ／ｍsec〕
の範囲で電位が上昇するような値が選定される。
しかしかかる〔ｍsec〕の時定数は現在のICの内
部時定数と較べて非常に大きく（例えば1000倍）、
外部抵抗及び又はコンデンサに頼らずにかかるラ
ンプ制御をすることは困難である。IC高電圧発
生器出力のランプ速度はその出力電流容量に直接
に比例しかつ発生器負荷に逆比例するので、IC
メモリ装置に負荷の変動があつた場合には、電流
出力を補正して記録しないならばかかる負荷変動
がランプ速度に影響を与えることになる。
（発明の概要） 従つて本発明の目的はオンチツプ型高電圧発生
器のランプ速度を制御する方法及びIC装置を提
供することにある。
さらに本発明の目的は発生器のランプ速度が制
御されるIC高電圧発生装置を提供することにあ
る。
さらに本発明の目的は、発生器の容量性負荷を
広範囲に変化させて前記制御が行なわれる高電圧
発生器のランプ速度制御方法及び装置を提供する
ことである。
本発明による方法及びIC装置は例えばIC高電
圧発生器のような高電圧電流源のランプ速度を制
御するようになされ、これにより高電圧源の電位
の上昇速度が予定値を超えないようになされてい
る。又本発明に依ればかかる方法及び装置を実現
するIC高電圧電源装置が得られる。
本発明に依る種々の実施例に依ればIC高電圧
ランプ速度制御回路は電流調整クランプ用トラン
ジスタの導電率が高電圧源に可制御容量結合によ
つてフイードバツクをすることにより調整され、
この高電圧源は調整されたランプ速度を与えられ
る。
かかるICランプ速度制御回路は、ランプ速度
に応じて電気的な接続を行う高電圧入力手段と基
準電流シンクに電気的に接続する接地手段と、ラ
ンプ速度制御電位に応動して高電位入力手段及び
接地手段間の電流を調整して高電位入力手段及び
高電圧電源の電位の上昇速度を制御するランプ速
度クランプ電流速度手段とを有する。ランプ速度
制御手段は１つ又は複数のMOSトランジスタ
（メタル−酸化物半導体型トランジスタ）を含ん
でなりその導電率はそのゲートに供給される制御
電位によつて調整される。かかるランプ速度の制
御を受ける電源は約0.1〜100〔μA〕の範囲、その
中で時に１〜15〔μA〕の範囲の電流出力容量にお
いて約50〔Ｖ〕に達する高電圧を発生するIC高電
圧発生手段が好適な実施例として挙げられる。ラ
ンプ速度電流制御トランジスタ手段は接地基準電
流源シンクに完全に電流を流さなくする状態（す
なわち発生器の電流出力容量の５〔％〕より少な
く望ましくは１〔％〕以下とする）から高電圧発
生手段の制限された電流出力を超えた電流を接地
基準電流シンクに流すことが出来るような導電率
に亘る可制御導電率範囲をもつようにするのが一
番良く、この範囲はランプ速度制御電流を除いて
発生器の負荷に対する発生器出力の比（所望の）
よりも大きい。望ましくは、電流シンク容量はオ
フ状態で約１ナノアンペア（10-9A）から動作的
な飽和電流状態である約20マイクロアンペア（20
×10-6A）の範囲に亘る。
さらにICはランプ速度制御電位を電流制御手
段に供給する手段を有し、この手段はランプ速度
電流制御トランジスタに結合される制御電位内ノ
ードから成り、また高電圧入力手段の電位蓄積速
度の関数として蓄積されるように高電位入力手段
に制御電位ノードを容量的に結合する容量結合手
段を含んでいる。IC回路はさらに制御電位ノー
ドと基準電位シンクとの間に流れる電流を制御す
る制御ノード放電手段を有する制御ノード放電手
段を用いることによつて制御ノードの電位はコン
デンサによつて生じた充電速度から制御ノード放
電手段によつて生じた放電速度を減算することに
よつて得られる。望ましい実施例として容量結合
手段は約0.02〜５〔pF〕の範囲の容量をもつIC容
量でなり、その容量はさらに詳細に後述するよう
に、一方の電極が高電位入力手段に電気的に結合
し、また他方の電極板がMOSクランプ電流調整
トランジスタのゲートに前記制御電位ノードを介
して電気的に結合されて回路の最大ランプ速度に
よつて部分的に決定されるものである。前記コン
デンサの一方の電極は高電位入力手段と電気的に
接続し、該コンデンサの他方の電極は前記制御電
位ノードを介してMOSクランプ電流調整トラン
ジスタのゲートと電気的に接続する。
制御電位ノード及び基準電位シンク間に流れる
電流を制御する制御ノード放電手段は本発明によ
る装置の重要な特徴であり、これによりクランプ
速度が選択される（キヤパシタ手段の容量と接合
して）。制御ノード放電手段は１つ又は複数の
MOSトランジスタを有し、これにより高電圧入
力手段における電位の増大速度の関数として制御
ノードに成長した容量結合電位が制御を受けなが
ら放電される。このようにして制御ノードの電位
はキヤパシタ手段によつて得られる充電効果と電
流ノード放電制御手段によつて得られる放電効果
の結果得られる。望ましい実施例として制御ノー
ド放電手段は予め定められた放電速度で制御ノー
ドを放電する手段を有し、この予め定められた放
電速度は入力手段が所望のランプ速度で電位を上
昇している時の制御ノードの容量的な充電に対応
することになる。このようにして制御ノードは高
電圧入力手段に生じる電位の最大ランプ速度を制
御する速度で放電される。
本発明方法及びIC回路装置は高電圧発生器と
組合されるICに有用であり、この高電圧発生器
は起動時に比較的高いランプ電位を発生すると共
に、約0.1〜100〔μA〕の範囲内に制限された電源
出力容量約50〔Ｖ〕に及ぶ範囲のピーク電位を有
する。
図示のように本発明の装置の実施例において、
かかるICランプ速度制御回路を用いた高電圧電
源装置が提供され、この装置は少なくとも10〔Ｖ〕
望ましくは約15〜40〔Ｖ〕の範囲に最小電位を有
する高電圧信号を発生する発生手段と、この発生
手段の出力電位を制御ノードに容量的に結合して
これにより制御ノードが発生器の出力電位を増大
させる結果電位が増大するようになされた手段
と、制御ノード電位に応動して発生手段から電流
シンクへの出力電流の流れを調整する手段と、上
記制御ノードと基準電位シンクとの間の電流の流
れを調整することによつて発生器のランプ速度を
制御する手段とを含んでなる。
本発明の他の特徴である方法はIC内の高電圧
信号源のランプ速度を制御し、これにより所定の
ランプ速度を超えた速度及び所定のランプ速度以
下では立上らないようにする。この方法の他の特
徴においては高電圧IC発生器によつて発生され
た高電圧信号源電位がランプ電流制御ノードに容
量的に結合され、これにより制御ノード（この場
合その電位）の充電速度は信号電位の充電速度の
関数となる。さらに本発明の方法は高電圧信号源
に対して所望のランプ速度の関係にある速度で制
御ノードを放電させるようにし、これにより制御
ノード電位の充電速度が正味の充電速度及び放電
電流に比例するようになされている。この点につ
いて、充電速度が放電速度以上であれば制御ノー
ド電位は増大し、充電速度が放電速度と等しけれ
ば制御ノード電位はほぼ一定値を維持し、放電速
度が充電速度以上になれば制御ノード電位は減少
する。さらに本発明による方法は制御ノードと基
準電位（たとえば接地電位にある電流シンクの電
位）との間の電位差の予め定められた関数として
高電圧信号源と電流シンクとの間の電流の流れを
制御するようになされている。この電流は信号源
の電位のランプ速度を制限し、その結果制御ノー
ドの容量的な充電速度に影響を与えるので、負帰
還系は高電圧信号源のランプ速度を制御ノードの
放電速度によつて制御される速度に制限するよう
になされる。かかる容量結合制御ノードから基準
電位シンクへの電流の流れを調整することによつ
て高電圧信号の増大速度が制御され、これにより
容量的結合と制御ノードから流れる電流とに基づ
いて予め決まる値を超えることはない。
更に、本発明によれば、高電圧信号の発生を開
始させ電位が上昇する出力信号を供給し、その出
力信号の関数として制御ノードを容量的に充電
し、放電速度が所望のランプ速度となるように所
定の態様で制御ノードを放電させ、出力電流を接
地シンクに制御ノード電位の関数として流して出
力信号の電位が所望のランプ速度を超える速度で
上昇しないようにする、ステツプから構成される
集積回路高電圧発生方法が提供される。制御ノー
ド放電電流は（充電速度と共に制御ノード電位を
調整し）、比例電流レピータ又は電流ミラー回路
によつて調整され、そこで制御ノード放電電流は
大きなバイアス制御電流に比例するバイアス電流
である。
本発明の各種特徴においてIC高電圧発生器と
して0.1ミリ秒当り約30ボルトから10ミリ秒当り
約30ボルトまでの範囲、特に最近のEEPROMメ
モリに応用するためにミリ秒当り約30ボルトから
３ミリ秒当り約30ボルトまでの範囲が望ましい調
整ランプ速度を有するものが得られる。
（実施例の説明） 上述においては本発明の方法及び装置を包括的
に述べたが次に第１図〜第３図に示す実施例につ
いてさらに述べる。
第１図にはIC高電圧ランプ速度制御回路の実
施例10が示され、この制御回路は高電圧入力ノー
ドVOの電位の増大速度を回路１０によつて決め
られた速度に制御するようになされている。第３
図に示すように、ランプ制御回路１０のノード
VOは高電圧発生器３０の出力ラインに接続され、
この高電圧発生器は駆動時上昇する出力電位を送
出する。発生器３０は周知のチヤージポンプ３１
を含むチヤージポンプ回路である。回路１０が無
ければチヤージポンプの電流出力容量と発生器３
０の負荷３２とによつて決まる速度で立上ること
になる。例えばプログラム不揮発性メモリセルに
応用する場合、高電圧発生器の出力はセルの動作
に最適な速度で立上ることが望ましく、このセル
動作の速度はメモリセルの型氏によつて決まり、
またある程度はセルの使用数量によつて決まる
が、通常は毎秒約30ボルトから30ボルト／３ミリ
秒の範囲になる。発生器３０の負荷３２のインピ
ーダンス（主として容量性負荷である）は動作条
件に応じて変化するが、それでもなお高電圧出力
信号HVCに対して調整されたランプ速度を与え
ることが望ましい。
第１図において、ランプ速度の制御はノード
VOから接地電位のクランプ電流の流れをMOSト
ランジスタＴ１によつて制御することにより達成
され、MOSトランジスタＴ１のゲート電位はコ
ンデンサＣを通じて高電圧ノードVOに容量的に
結合され、トランジスタＴ２によつて調整され、
このトランジスタＴ２は同様に回路の基準電位ノ
ードVSに接続する。基準電位VSは固定電位例え
ば接地電位又は例えば−２から−４〔Ｖ〕の基準
バイアス電位でなる。この固定電位は増大する電
位を持つ高電圧信号のランプ速度を制御するため
に高電圧出力信号HCVの電位領域に対して比較
的低い電位になつている。
エンハンスメント型のランプ速度制御トランジ
スタＴ１のゲート電位（装置１０のノードV1）
の調整はノードVRにおいて調整トランジスタＴ
２のゲートに供給される調整電位によつて制御さ
れる。トランジスタＴ１に対する接地シンクは
ICの接地ピンに直接接続された接地ラインであ
ることが望ましく、これにより基板バイアスポン
プ回路はランプ速度制限回路の負荷とならなくな
る。増大する電位が高電圧出力ノードVOに供給
されたとき、これが容量的な充電を生じ、その結
果制御ノードV1の電位に上昇が生ずる（ノード
V1はコンデンサＣによつてノードVOに容量的に
結合されているので）。ノードV1の電位がインハ
ンスメント型トランジスタＴ１のゲートコンダク
タンスのスレシホールド以上になると、クランプ
電流IOがトランジスタＴ１を通じて接地に流れ、
これによりノードVOに接続されている発生器３
０の電位の上昇を制限する。しかし図示の実施例
10の場合、ノードV1は放電電流I1によつて放電さ
れ、この放電電流I1はデプレツシヨン型トランジ
スタＴ４及びエンハンスメント型トランジスタＴ
３を通じて基準電位VSに調整されたチツプ５
〔Ｖ〕電源から流されるバイアス電流I2に比例し
て制御されている。エンハンスメントトランジス
タＴ２及びＴ３は電位VRと整合しかつゲートコ
ンダクタンスのスレシホールドと整合し、これに
よりトランジスタＴ２，Ｔ３及びＴ４は電流中継
回路を形成し、この電流中継回路において電流I1
はトランジスタＴ４及びＴ３を通じて流れる電流
I2及びI3と比例する。この実施例の場合電流I1は
電流I3の５〔％〕以下望ましくは約３〔％〕以下と
なるようにするのが良い。
第２図には第１図に略線的に示された高電圧ラ
ンプ速度制御回路１０のIC構成が、ICチツプの
他の要素から切りはなされて、装置の各層が重複
するように透視的に示されている。ランプ速度制
御電源装置３０及び電源出力を利用するIC装置
全体のIC要素のようなデバイス要素は、周知の
チヤンネルOMS製造技術によつてＰ型単結晶シ
リコン基板１２上に形成され又5V内部電源を利
用するようになされている。
図示の装置１０においてＰ型基板１２内のN+
領域はソース／ドレーン領域１４，１５を形成す
る。薄い誘電体絶縁層によつて覆われている挿入
領域はエンハンスメント型高電圧調整トランジス
タＴ１を形成している。同様にしてN+領域はＰ
型基板１２内にソース／ドレーン領域１８を形成
し、このＰ型基板１２はN+領域１９及びＰ型基
板の薄い挿入酸化部分と共にMOSエンハンスメ
ント型トランジスタＴ２を形成している。
他のN+打込領域２０がコンデンサＣの一方の
電極を型成し、またドレーン１４及びコンデンサ
電極領域２０は共に被覆誘電体酸化層を通じて高
電圧ノードVOを形成する被覆金属（たとえばア
ルミニウムでなる）ライン２２によつて電極接続
を行う。また高電圧ノードVOは発生器３０から
の高電圧電源信号HVCに接続し、発生器３０の
出力は回路１０によつて制御される。コンデンサ
Ｃの他方の電極はＮ型領域２０を覆つている電気
的に絶縁された多結晶シリコン電極２４によつて
形成されている。
多結晶シリコン電極２４の領域はトランジスタ
Ｔ１のゲートを形成するためドレーン及びソース
１４，１５間のエンハンスメント領域上を覆つて
いる。コンデンサＣの多結晶シリコン電極２４は
第２図に示されているように中間の誘電体酸化物
を通じて金属（たとえばアルミニウム）電極２６
と電気的に接続し、この電極２６はトランジスタ
Ｔ２のソースを形成するドレーン１８に接続す
る。
この実施例においては、ノードV1はトランジ
スタＴ１のゲート及びトランジスタＴ２の領域１
８の両方への接続によつて形成される。トランジ
スタＴ２のゲートは電気的に絶縁された多結晶シ
リコン領域２８によつて形成される。トランジス
タＴ１のソース１５はメタリツク又は多結晶シリ
コン接地電位端子電極１６に被覆酸化誘電体を介
してそれぞれ電気的に適切に接続している。トラ
ンジスタＴ２のソース１９は同様に基準電位VS
に接続している。
図示のバイアス電流デプレツシヨン型トランジ
スタＴ４はN+ソース／ドレーン領域２１，２３
と中間N-領域２５とによつて形成される。その
トランジスタＴ４の被覆ゲート電極２８ｂはN+
領域２３と同様に絶縁された電極２８ａ接続され
ている。同様に、バイアス電流調整回路のエンハ
ンスメント型トランジスタＴ３はN+ソース／ド
レーン領域２７，２９によつて形成され、この領
域２７，２９は電極２８ａに接続されている電気
的に絶縁されたゲート２８ｃを持つている。トラ
ンジスタＴ４のドレーン領域２１は5V電源に接
続される。トランジスタＴ３のドレーン領域２７
は、また、電極２８ａに接続されている。トラン
ジスタＴ３のソース２９は電圧基準VSに接続し
ている。
図示の実施例装置１０においては、トランジス
タＴ２，Ｔ３は約１〔Ｖ〕（例えば0.85〔Ｖ〕）のゲ
ートコンダクタンスのスレシホールド電位VTを
有するＮチヤンネルMOS型エンハンスメントト
ランジスタでなり、又トランジスタＴ４はデプレ
ツシヨン型トランジスタでなる。実施例のトラン
ジスタＴ１及びＴ２の寸法はｚ／ｌ較（幅対長さ
の比）がトランジスタＴ１について10ミクロン／
10ミクロンである。コンデンサＣの容量は広く変
更したり得、容量結合の必要性に基づき例えば
0.01〔pF〕から５〔pF〕又はそれ以上にし得る。
バイアス電流デプレツシヨン型トランジスタＴ
４は例えば６〔μｍ〕／200〔μｍ〕程度のｚ／ｌ
比を有し、これにより比較的長いデプレツシヨン
チヤネルを形成すると共に、エンハンスメント型
トランジスタＴ３を通じ基準電位VSへの電流I3を
流すのに必要な約２〔μA〕程度の比較的制限され
た電流I2を流すようになされている。エンハンス
メント型トランジスタＴ３トランジスタＴ２の
ｚ／ｌ比と比較して比較的大きいｚ／ｌ比200〔μ
ｍ〕／10〔μｍ〕を有し、これによりトランジス
タＴ３の導電率はトランジスタＴ２の導電率の約
20倍となる。図示のエンハンスメント型トランジ
スタＴ２及びＴ３はほぼ整合されたゲートコンダ
クタンスのスレシホールドVT値（たとえば±20
〔ｍＶ〕以内の）を有し、これによりトランジス
タ対Ｔ３，Ｔ４Ｗによつて形成されるゲート電位
VRによつて流れる電流は動作条件においてその
導電率にほぼ比例することになる。
本発明によれば、ランプ速度の制限は前したも
の及び／又は他のタイミング・パラメータという
よりは回路の動作パラメータに基づいて変更し得
る。たとえばランプ速度はそれ自身が変更できる
ようになされている予定値に調整される。しかし
一般にはランプ速度はほぼ一定な直線値にセツト
される。
以上は第１図及び第２図とデバイス１０を全体
的に述べたが、次にその動作を第３図に示す高電
圧発生装置（第１図及び第２図に示したランプ速
度制御回路と組合されている）と共に詳細に述べ
る。
第３図の高電圧発生装置３０においてチヤージ
ポンプ３１は低電流出力信号HVCを発生し、こ
の出力信号はたとえばメモリアレーの不揮発性モ
メリ素子を書込み及び消去する場合に使用され、
約10〜50〔Ｖ〕の範囲の所定の高電圧レベルに上
昇する。
チヤージポンプは互いに重複しない位相クロツ
ク信号０１，０２によつて駆動され、この位相信
号としてはたとえば上述の米国特許第4263664号
及び上述の米国特許第4326134に開示された位相
クロツク発生器によつて構成される。クロツク信
号は数〔ＭHz〕の周波数において振幅が０及び５
〔Ｖピーク ピーク値〕間を変化するようになさ
れている。図示のジヤージポンプ３１のトランジ
スタはエンハンスメント型トランジスタでなる。
また、例えば20段からなるチヤージポンプ回路３
０の動作により１〜10〔μA〕の範囲のピーク電流
容量において50〔Ｖ〕に及ぶ範囲の出力電位を供
給される。クロツク信号を供給することによつて
発生器を動作させると、出力ノードHVCにゆつ
くりと上昇する出力信号を送出し、この出力ノー
ドは制御回路１０が無い場合にはチヤージポンプ
容量及び出力負荷３２によつて決定される速度で
立上る。EEPROMデバイスの場合負荷３２は多
くの場合は容量の負荷でなる。しかしそのランプ
速度は装置３０において制御され、これにより所
望の値を超えないようになされている、図示の実
施例の場合出力は10〜40〔Ｖ／mscc〕の速度で立
上ることが望ましいが他の応用例のために他のラ
ンプ速度を用いるようにしても良い。しかしかか
るICチヤージポンプ及びランプ制御回路は容易
に大きさ及びランプ速度を大きくも小さくもでき
るということがわかるであろう。さらに比較的低
い電圧クロツク信号（たとえば５〔Ｖ〕又はそれ
以下）によつて比較的高い電圧（たとえば25〜50
〔Ｖ〕）を容易に発生できることがわかるであろ
う。
次に第１図において、ランプ速度制御トランジ
スタはランプ電圧がコンデンサＣを介してトラン
ジスタＴ１のゲートにフイードバツクされるフイ
ードバツクによつて変更される導電率を有するこ
とが理解される。また、ノードVOの電位が発生
器のポンプ３１によつて立上つた時にトランジス
タＴ２が導通しない場合にはコンデンサＣはノー
ドV1従つてトランジスタＴ１のゲートにノード
VOの電位を移す。トランジスタＴ１のゲートが
ゲートコンダクタンスのスレシホールドVT又は
それよりわずかに高い電位レベルに立上ればトラ
ンジスタＴ１は導通する。この時点で発生器が供
給する全電流はトランジスタＴ１を通じて接地に
流れ、ノード電位VOは電位の上昇をさせること
なくクランプされる。
トランジスタＴ２の機能は電流I1によつてコン
デンサＣの放電速度を制御し、ノードV1に有効
に制御された電圧レベルを与えることで、これに
よりトランジスタＴ１をターンオンし制御された
量だけ導通する。即ち電流I1は電位差をコンデン
サＣに所望のランプ速度の関数として与える。も
しVOが所望のランプ速度よりも速く立上ると、
V1はＴ１のターンオンのスレシヨールドよりも
高くなる。これはI1はV1を下げて維持しておくほ
ど大きくないからである。これによつてT1はタ
ーンオンし、チヤージポンプ３１から大きなIOを
流し、VOをゆつくり立上らせる。もしVOが所望
のランプ速度よりもゆつくりと立上ると、I1がV1
をT1のターンオン・スレシヨールド以下に下げ
て、T1をターンオフしチヤージポンプ３１から
ドレーン電流IOを除去する。これによつてVOを高
速に上昇させる。言い換えれば、発生器３１が動
作を開始してノードVOの電位が上昇するときの
変位電流はI1＝CdVO／dtとなる。ここでＣはコ
ンデンサＣの容量でトランジスタＴ２にかかるも
のである。dVO／dtの値はノードVOのランプ速度
である。もし、制御電圧VRが基準電位VSに対し
てトランジスタＴ２の所定導通スレシヨールド範
囲に近い場合には、変位電流I1は充分に小さくな
つてノードV1がトランジスタＴ１のスレシヨー
ルドよりも少し高くなることを可能にする。この
時点で、トランジスタＴ１は発生器に充分電流を
流し、VOの電位の上昇をゆつくりさせて、VOの
ランプ速度が所望のランプ速度に対応するように
する。発生器３１は比較的小さい電流容量（例え
ば10マイクロＡ）を有するので、トランジスタＴ
１の電流容量はランプ速度を制御するのに適当で
ある。また、大量電流IOは高電圧発生器出力容量
の制御値の近くに設定される。
所望のランプ速度は単にＣの値及び放電制御電
位VR（I1を決定する）を単に選択することによつ
て決定される。この回路の重要な特徴はノード
VO及びこれに関連の発生器３１が広く変更でき
る容量充電型負荷をもつことができ、また回路１
０が固定のランプ速度を維持しうることである。
勿論負荷が非常に大きければ、ランプ制御電流IO
は０になり、そしてランプは容量負荷及びVO発
生器の最大電流出力によつて決定されるように遅
くなる。
電流調整トランジスタＴ２と基準電位VSとの
電位差はトランジスタＴ３及びＴ４を含んでなる
バイアス電流基準回路によつて決るようになさ
れ、図示の装置１０においては0.2〜1.0〔Ｖ〕の
範囲に選定されている。基準回路によつてVR及
びVSは設置電位によりわずかに高く又は数〔Ｖ〕
低くし得る。変異電流I1は所望のランプ速度に基
づいて１〜100〔nA〕電流範囲にセツトされる。
T3は基準電位VSに関しT2と同様に配置されるの
で、そのゲートに対する電位差は0.2〜1.0ボルト
の範囲となる。
ランプ速度制御回路は通常のICに集積するに
つき充分小さなエリアを有すると共に比較的高電
圧を処理しながら非常におそいランプ速度を制御
できるという非常に大きい利益を持つ。
図示の実施例において、トランジスタＴ１のゲ
ートから正確に制御された電流I1を引出すように
構成されている。この電流値はCXdV／dTに対
応し、（コンデンサＣの容量値）×（ノードVOの傾
斜速度）の値となる。電流I1が増大していればノ
ードVOの立上り速度dV／dTはランプ速度を速め
ることができ、又放電電流I1が非常に遅ければノ
ードVOのランプ速度を非常に遅くさせる。以上
述べたように、I1の増加につれ、V1はＴ１をオフ
に保持するようにより低くなる。これはVOをよ
り早く上昇させる。一方、I1の減少につれ、V1は
上昇しＴ１をよりしつかりとオンにさせる。これ
は更に電流I0をＴ１を介して引込み、それにより
VOの上昇をゆつくりさせる。
従つて回路１０は高電位ノードVOから電流を
引出しフイードバツクコンデンサの上昇する電位
差から制御された電流によるコンデンサ放電速度
を差し引いた関数でトランジスタを制御するよう
な手段を持つている。さらにコンデンサＣの放電
は１〜100〔nA〕の範囲の非常に小さい可制御電
流によつて調整され得る。回路１０においてコン
デンサＣからの放電電流通路はMOSトランジス
タＴ２によつて構成され、このトランジスタＴ２
はデプレツシヨン型のプルアツプトランジスタＴ
４及びこれに結合されたエンハンスメント型のプ
ルダウントランジスタＴ３等を放電トランジスタ
Ｔ２と一緒に含んでなるバイアス電流制御回路の
一部を構成している。
バイアス放電電流制御回路は弱い放電電流I1を
流す電流導通トランジスタＴ２とのゲートコンダ
クタンスのスレシホールド値の絶対値とはほとん
ど無関係である。トランジスタＴ２，Ｔ３は前述
したようにほぼ同じゲートコンダクタンスのスレ
シホードルを持つ（すなわち20〔ｍＶ〕以内の）
同じ型のトランジスタでなり、これにより同じよ
うに制御電位VRに応動する。
デプレツシヨントランジスタＴ４は約２〔μA〕
の電流を送出する基準要素でなり、この電流はト
ランジスタＴ３によつて低減されることにより電
圧基準VRを発生し、高電圧がトランジスタＴ２
のゲートに与えられる。トランジスタＴ２はトラ
ンジスタＴ３の導電率よりわずかに低い導電率を
有し、トランジスタＴ２によつて流される電流値
をトランジスタＴ４の基準電流に対して予定の比
率で充分に分割低減される。電流I1はトランジス
タＴ４の電流より20倍又はそれ以上小さくされ、
小さい再生電流Coが発生されこの電流はトラン
ジスタＴ２，Ｔ３を組合せた値の絶対値とは無関
係である。この電流がコンデンサＣとトランジス
タＴ１との結合に供給されてトランジスタＴ１に
対する制御電位を得た時、高電圧ノードVO上に
小さいランプ速度制御器を提供する。
図示の実施例はほぼトランジスタＴ４の電流の
変化と共に変化する比較的正確なランプ速度制御
装置を得ており、このトランジスタＴ４は通常の
動作において例えば±30〔％〕の制御が可能であ
る。高電圧低電流発生器が所望のランプ速度より
低い速度でノードVO及びその負荷３２を充電し
ようとすると、トランジスタＴ１のゲートはそれ
の電圧をわずかに増大させ、そしてこれにより電
流をさらに低減させて安定ランプ速度を維持する
には不要な過電流を補償するようになされてい
る。しかし発生器が所望のランプ速度では供給す
ることができないような比較的大きい負荷をラン
プ速度制御装置の外部負荷として用いられている
ような場合には、ランプ速度制御電流IOは急激に
ほぼ０になり、これにより発生器がこの外部負荷
をその最大容量で駆動させることができるように
なされている。
たとえばEEPROM回路のような高電圧発生器
に対して与えられる容量的な負荷は非常に広い範
囲例えば100倍程度に亘つて変化し得、また負荷
の大小にかかわらず同じランプ速度を持つことが
望ましいので、本発明による回路及び方法はかか
るICに適用して有用である。
従つて本発明によれば、例えば５〔Ｖ〕Ｎチヤ
ネルMOS EEPROM回路のような高電圧オンチ
ツプ電源に適用して特に好適であるIC高電圧ラ
ンプ速度を得ることができる。しかし本発明の
種々の特徴を特殊なＮチヤネルMOSを用いた実
施例について述べ、またその有用性を述べたが、
さらに他のノード変型例及び応用例が本明細書の
開示に基づいて明らかであり、かつ本発明の精神
及び範囲に入つていることは明らかであろう。
この点に関して本発明による装置及び方法はＮ
チヤネルMOS技術以外に例えばＰチヤネルＣ
MOS（MOS／SOSを含む）についてのIC技術に
適用できることが明らかであり、また電位の値が
接地電位である基準電位からの差の絶対値を見る
ことができることは明らかであろう。
【図面の簡単な説明】
第１図は本発明によるICランプ速度制御回路
の実施例を示す略線的接続図、第２図は第１図の
高電圧ランプ速度制御回路のICを示す平面図、
第３図は第１図のランプ速度制御回路と共に用い
て好適なIC高電圧チヤージポンプを示す接続図
である。 １０……高電圧ランプ制御回路、１２……Ｐ型
基板、１４，１５，１９，２０，２７，２９……
N+領域、２２……多結晶シリコン電極、２６…
…金属電極、２８……多結晶シリコン領域、３０
……高電圧発生器、３１……チヤージポンプ、３
２……負荷。

Claims (1)

  1. 【特許請求の範囲】 １ 高電圧発生器３０に電気的に接続する高電位
    入力手段V0と、 基準電位電流シンクに電気的に接続する接地手
    段と、 制御電位ノードV1と、 前記制御電位ノードV1の制御電位に応答して
    前記高電位入力手段V0及び前記接地手段間に流
    れる電流を調整するランプ速度電流制御手段Ｔ１
    と、 前記制御電位ノードV1を前記高電位入力手段
    V0に容量的に結合する容量結合手段Ｃと、 前記制御電位ノードV1及び基準電位ノードVS
    間を流れる電流が所望のランプ速度の関数となる
    ように制御する制御電位ノード放電手段Ｔ２と、 を具備することを特徴とする高電圧発生器３０の
    ランプ速度制御集積回路。 ２ 前記ランプ速度電流制御手段がゲート、ソー
    ス及びドレーンを含むMOSトランジスタＴ１を
    具備して、前記制御電流ノードV1が前記ゲート
    に結合され、前記トランジスタＴ１の導電率が前
    記制御電位ノードV1の制御電位によつて調整さ
    れる特許請求の範囲第１項記載の回路。 ３ 前記ランプ速度電流制御手段の前記MOSト
    ランジスタＴ１の導電率がオフ状態における約１
    ナノアンペアから飽和電流状態における約100マ
    イクロアンペアまで変化しうる特許請求の範囲第
    ２項記載の回路。 ４ 前記容量結合手段Ｃが約0.01〜10［pF］の範
    囲の容量をもつ１つ又は複数の集積回路コンデン
    サを有し、また前記の制御電位ノード放電トラン
    ジスタ手段Ｔ２が、その導通を約１〜200［nA］
    の範囲の電流値に調整するバイアス電流制御手段
    Ｔ３，Ｔ４と、少なくとも１つのMOSトランジ
    スタＴ２とを備えて約５〜100［Ｖ／ｍＳ］の範囲
    の調整ランプ速度を与える特許請求の範囲第２項
    記載の回路。 ５ 前記バイアス電流制御手段Ｔ３，Ｔ４は、
    MOSデプレツシヨン型プルアツプトランジスタ
    Ｔ４と、前記の制御電位ノード放電トランジスタ
    手段Ｔ２のゲートコンダクタンスのスレシホール
    ド値とほぼ同一のゲートコンダクタンスのスレシ
    ホールド値をもつエンハンスメント型MOSプル
    ダウントランジスタＴ３とを有する特許請求の範
    囲第４項記載の回路。 ６ 前記のバイアス電流制御デプレツシヨン型ト
    ランジスタＴ４は前記の制御電位ノード放電トラ
    ンジスタ手段Ｔ２の導電率の約20倍の導電率をも
    つ特許請求の範囲第５項記載の回路。 ７ 前記高電圧発生器３０が約0.1〜100マイクロ
    アンペアの範囲に電流出力容量を制限した場合に
    約50ボルトに及ぶ高電圧を発生する特許請求の範
    囲第１項記載の回路。 ８ 調整されたランプ速度をもつ集積回路高電圧
    電源であつて、 少なくとも10［Ｖ］の最小電位をもつ高電圧信
    号V0と、約0.1〜100［μA］の範囲の電流出力容量
    とを有する集積回路発生器手段３０と、 ゲートに供給される制御電位ノードV1の電位
    に応答して基準電位シンクへの前記発生器手段の
    出力電流の導通を制御するMOSエンハンスメン
    ト型トランジスタＴ１と、 前記発生器手段の出力電位を前記制御電位ノー
    ドV1に容量的に結合する集積回路コンデンサＣ
    と、 前記制御電位ノードV1を前記発生器手段の回
    路の所望のランプ速度に比例する調整された電流
    速度で放電する制御電位ノード放電トランジスタ
    手段Ｔ２と、 を具備する集積回路高電圧電源。 ９ 高電圧発生器のランプ速度を制御するシステ
    ム１０であつて、 (a) 基準端子手段VSと、 (b) ドレーン端子２３、ソース端子２１及びゲー
    ト端子２８ｂをもつ第１のFET手段Ｔ４であ
    つて、前記ソース端子２１が低電圧電源に供給
    され前記ゲート端子２８ｂと前記ドレーン端子
    ２３とが共通に結合される第１のFET手段Ｔ
    ４と、 (c) ドレーン端子２９、ソース端子２７及びゲー
    ト端子２８ｃをもつ第２のFETトランジスタ
    手段Ｔ３であつて、前記ソース端子２７と前記
    ゲート端子２８ｃとが共通に結合され、更に前
    記の共通のゲートとソースとの接続が前記第１
    のFET手段Ｔ４の前記ドレーン端子２３に結
    合され、前記ドレーン端子２９が前記基準端子
    手段VSに結合される第２のFETトランジスタ
    手段Ｔ３と、 (d) ドレーン端子１９、ソース端子１８及びゲー
    ト端子２８をもつ第３のFETトランジスタ手
    段Ｔ２であつて、前記ドレーン端子１９が前記
    基準端子手段VSに結合され、前記ゲート端子
    ２８が前記第２のFETトランジスタ手段Ｔ３
    の前記ゲート端子２８ｃと前記ソース端子２７
    との共通の接続に結合される第３のFETトラ
    ンジスタ手段Ｔ２と、 (e) 前記高電圧ランプ速度制御システムを高電圧
    発生器３０に結合する高電圧入力端子手段V0
    と、 (f) 接地端子手段と、 (g) ドレーン端子１５、ソース端子１４及びゲー
    ト端子V1をもつ第４のFETトランジスタ手段
    Ｔ１であつて、前記ソース端子１４が前記高電
    圧入力手段V0に結合され、前記ドレーン端子
    が前記接地端子手段に結合され、前記ゲートが
    前記第３のFETトランジスタ手段Ｔ２の前記
    ソース端子１８に結合される第４のFETトラ
    ンジスタ手段Ｔ１と、 (h) 前記高電圧入力端子手段V0と、前記第３の
    FETトランジスタ手段Ｔ２の前記ソース端子
    １８及び前記第４のFETトランジスタＴ１の
    前記ゲート端子V1の共通の接続との間を結合
    するコンデンサ手段Ｃと、 を具備する高電圧発生器のランプ速度を制御する
    システム１０。
JP58093873A 1982-05-27 1983-05-27 高電圧ランプ速度制御方法及び集積回路 Granted JPS58212700A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US382767 1982-05-27
US06/382,767 US4488060A (en) 1979-01-24 1982-05-27 High voltage ramp rate control systems

Publications (2)

Publication Number Publication Date
JPS58212700A JPS58212700A (ja) 1983-12-10
JPH0419639B2 true JPH0419639B2 (ja) 1992-03-31

Family

ID=23510331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093873A Granted JPS58212700A (ja) 1982-05-27 1983-05-27 高電圧ランプ速度制御方法及び集積回路

Country Status (5)

Country Link
US (1) US4488060A (ja)
JP (1) JPS58212700A (ja)
DE (1) DE3319335C2 (ja)
FR (1) FR2527805B1 (ja)
GB (1) GB2120889B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2146502B (en) * 1983-08-31 1987-07-01 Nat Semiconductor Corp Internal high voltage (vpp) rise control circuit
JPS61117915A (ja) * 1984-11-13 1986-06-05 Fujitsu Ltd 遅延回路
JPS6459693A (en) * 1987-08-31 1989-03-07 Oki Electric Ind Co Ltd Control circuit for eeprom
US5014097A (en) * 1987-12-24 1991-05-07 Waferscale Integration, Inc. On-chip high voltage generator and regulator in an integrated circuit
JP2752640B2 (ja) * 1988-08-07 1998-05-18 日本電気アイシーマイコンシステム株式会社 中間レベル発生回路
DE3868511D1 (de) * 1988-09-02 1992-03-26 Oki Electric Ind Co Ltd Steuerschaltung fuer eeprom.
US5042009A (en) * 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
FR2655762B1 (fr) * 1989-12-07 1992-01-17 Sgs Thomson Microelectronics Fusible mos a claquage d'oxyde tunnel programmable.
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
DE4229342A1 (de) * 1992-09-04 1994-03-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Ansteuerung mit gepulsten Signalen
US5408133A (en) * 1993-05-03 1995-04-18 Delco Electronics Corporation Ramp control circuit
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
FR2738386B1 (fr) * 1995-09-05 1997-10-24 Sgs Thomson Microelectronics Procede et circuit de programmation et d'effacement d'une memoire
FR2768274B1 (fr) * 1997-09-10 1999-11-05 Sgs Thomson Microelectronics Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
US6266075B1 (en) 1999-07-08 2001-07-24 Brady Worldwide, Inc. Printer with memory device for storing platen pressures
US7049857B2 (en) * 2002-01-17 2006-05-23 International Business Machines Corporation Asymmetric comparator for low power applications
US6980047B1 (en) 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
US7105947B1 (en) * 2003-05-21 2006-09-12 Cisco Technology, Inc. Method and system for voltage tracking and sequencing in a power supply
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
KR100710807B1 (ko) * 2006-05-19 2007-04-23 삼성전자주식회사 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
WO2009155540A1 (en) * 2008-06-20 2009-12-23 Monolithic Power Systems, Inc. Charge pumps with controlled ramp rate
CN109263287B (zh) * 2018-08-15 2020-01-31 珠海艾派克微电子有限公司 Rc投切电路、电存储装置及印刷材料更换部件
US11881280B2 (en) * 2020-11-30 2024-01-23 Stmicroelectronics International N.V. Circuit and method for constant slew rate in high voltage charge pumps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558927A (en) * 1968-12-09 1971-01-26 Rank Organisation Ltd Apparatus for controlling the effects of backlash
US3818244A (en) * 1970-01-23 1974-06-18 Dolley Labor Inc Limiters for noise reduction systems
US3621284A (en) * 1970-12-07 1971-11-16 Sylvania Electric Prod Attenuation circuit
JPS4881450A (ja) * 1972-02-01 1973-10-31
US4314265A (en) * 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
US4274012A (en) * 1979-01-24 1981-06-16 Xicor, Inc. Substrate coupled floating gate memory cell
US4263664A (en) * 1979-08-31 1981-04-21 Xicor, Inc. Nonvolatile static random access memory system
NL8004852A (nl) * 1979-08-31 1981-03-03 Xicor Inc Geintegreerde, in stijgtijd geregelde, spanning- generatorstelsels.
US4326134A (en) * 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
US4314264A (en) * 1980-08-15 1982-02-02 The Mead Corporation Ink supply system for an ink jet printer

Also Published As

Publication number Publication date
GB8314586D0 (en) 1983-06-29
FR2527805B1 (fr) 1990-01-26
DE3319335C2 (de) 2001-02-08
GB2120889A (en) 1983-12-07
US4488060A (en) 1984-12-11
GB2120889B (en) 1986-06-25
DE3319335A1 (de) 1983-12-01
JPS58212700A (ja) 1983-12-10
FR2527805A1 (fr) 1983-12-02

Similar Documents

Publication Publication Date Title
JPH0419639B2 (ja)
US4703196A (en) High voltage precharging circuit
US5844404A (en) Voltage regulator for semiconductor non-volatile electrically programmable memory device
JP2860308B2 (ja) Ｍｏｓ集積回路の閾値を調整する方法
JP3703516B2 (ja) 発振回路
US3996482A (en) One shot multivibrator circuit
US4874967A (en) Low power voltage clamp circuit
JPH025297A (ja) 電気的に消去可能で電気的にプログラム可能なリード・オンリ・メモリ
JPH0419638B2 (ja)
EP0144637A2 (en) Voltage generating system for non-volatile ram
JPH0738056A (ja) 半導体集積回路装置とその電源供給方法
JPH0249057B2 (ja)
EP0113865B1 (en) Semiconductor integrated circuit
US6781890B2 (en) Nonvolatile memory and processing system
US4404475A (en) Integrated circuit high voltage pulse generator system
EP0661716A1 (en) Voltage regulator for non-volatile semiconductor memory devices
JP2733029B2 (ja) 電圧調整器
US5231602A (en) Apparatus and method for improving the endurance of floating gate devices
JP3745081B2 (ja) 不揮発性半導体メモリ装置のローカルチャージポンプ回路
US4451748A (en) MOS High voltage switching circuit
US5379174A (en) Semiconductor protecting apparatus and method for preventing destruction of internal circuit caused by latch-up
US4691216A (en) Semiconductor memory device
EP0144636A1 (en) A programmable oscillator with power down feature and frequency adjustment
US5638023A (en) Charge pump circuit
KR100199435B1 (ko) 승압전압 공급회로