JPH04196443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04196443A JPH04196443A JP32803990A JP32803990A JPH04196443A JP H04196443 A JPH04196443 A JP H04196443A JP 32803990 A JP32803990 A JP 32803990A JP 32803990 A JP32803990 A JP 32803990A JP H04196443 A JPH04196443 A JP H04196443A
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- dioxide film
- gate insulating
- insulating film
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- -1 BF2 ions Chemical class 0.000 abstract 1
- 101000635799 Homo sapiens Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Proteins 0.000 abstract 1
- 102100030852 Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Human genes 0.000 abstract 1
- 230000002779 inactivation Effects 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003889 chemical engineering Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＭＯ３型半導体装置の製造方法に間し、特に
ゲート絶縁膜の形成方法に関するものである。
ゲート絶縁膜の形成方法に関するものである。
［従来の技術］
従来のＭＯ３型半導体装置のゲート絶縁膜の形成方法は
、二酸化シリコン膜を形成した後、Ｎ２（窒素）または
、Ａｒ（アルゴン）などの不活性化ガス中でアニールを
行なう。次に、ＭＯＳトランジスタのしきい値電圧を調
整するためのイオン注入を行なう。そして、二酸化シリ
コン膜表面を数人エツチングした後、直接、ゲート電極
となる多結晶性シリコンを二酸化シリコン膜上に堆積し
ていた。
、二酸化シリコン膜を形成した後、Ｎ２（窒素）または
、Ａｒ（アルゴン）などの不活性化ガス中でアニールを
行なう。次に、ＭＯＳトランジスタのしきい値電圧を調
整するためのイオン注入を行なう。そして、二酸化シリ
コン膜表面を数人エツチングした後、直接、ゲート電極
となる多結晶性シリコンを二酸化シリコン膜上に堆積し
ていた。
［発明が解決しようとする課助１
しかし、この製造方法では、半導体基板上のゲート絶縁
膜である二酸化シリコン膜を通してイオン注入を行なっ
た後、二酸化シリコン膜表面上に付着するゴミを除去す
るため、薄くエツチングを行なう。イオン注入または、
エツチングのため二酸化シリコン躾中の欠陥が残ってし
まう。
膜である二酸化シリコン膜を通してイオン注入を行なっ
た後、二酸化シリコン膜表面上に付着するゴミを除去す
るため、薄くエツチングを行なう。イオン注入または、
エツチングのため二酸化シリコン躾中の欠陥が残ってし
まう。
そのため、ゲート絶縁膜の絶縁破壊または、電流リーク
が起こり易いという課題がある。
が起こり易いという課題がある。
そこで、本発明は、このような課題を解決するものでそ
の目的とするところは、イオン注入とその後のエツチン
グによって生じる欠陥を除くことによって、ゲート絶縁
膜の絶縁破壊と電流リークが起こり難くし、ゲート絶縁
膜の信頼性を向上させることができる製造方法を提供す
るところにある。
の目的とするところは、イオン注入とその後のエツチン
グによって生じる欠陥を除くことによって、ゲート絶縁
膜の絶縁破壊と電流リークが起こり難くし、ゲート絶縁
膜の信頼性を向上させることができる製造方法を提供す
るところにある。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、
（１）ＭＯ５型半導体装置のゲート絶縁膜の形成におい
て、熱酸化により半導体基板上に二酸化シリコン膜を形
成する工程と、不活性化ガス雰囲気中でアニールを行な
う工程と、前記二酸化シリコン膜を通してイオン注入を
行なう工程と、その後、再度、不活性化ガス雰囲気中で
アニールを行なう工程を含むことを特徴とする。
て、熱酸化により半導体基板上に二酸化シリコン膜を形
成する工程と、不活性化ガス雰囲気中でアニールを行な
う工程と、前記二酸化シリコン膜を通してイオン注入を
行なう工程と、その後、再度、不活性化ガス雰囲気中で
アニールを行なう工程を含むことを特徴とする。
（２、特許請求の範囲第１項記載の半導体装置の製造方
法において、前記二酸化シリコン膜を通してイオン注入
を行なった後に、前記二酸化シリコン膜の表面をエツチ
ングする工程を含むことを特徴とする。
法において、前記二酸化シリコン膜を通してイオン注入
を行なった後に、前記二酸化シリコン膜の表面をエツチ
ングする工程を含むことを特徴とする。
［作 用］
本発明の上記の製造方法は、半導体基板上に形成された
二酸化シリコンが、イオン注入などによって受けたダメ
ージをアニールにより恢復することができる。このため
、ゲート絶縁膜の絶縁破壊と電流リークの発生を抑える
ことができる。
二酸化シリコンが、イオン注入などによって受けたダメ
ージをアニールにより恢復することができる。このため
、ゲート絶縁膜の絶縁破壊と電流リークの発生を抑える
ことができる。
［実 施 例］
第１図（ａ）〜（ｅ）は、本発明の実施例における半導
体基板の断面であり、以下にゲート絶縁膜を形成する工
程について詳細に説明する。
体基板の断面であり、以下にゲート絶縁膜を形成する工
程について詳細に説明する。
先ず、第１図（ａ）に示すように、半導体基板１０１上
Ｌ：ＬＯＣＯＳ １０２ｉ：ヨ’）、活性化領域１０１
Ａと非活性化領域１０１Ｂを区分する。この半導体基板
を温度８５０°Ｃの水蒸気雰囲気中で約１５分の酸化を
行なって、活性化領域１０１Ａに約１５０人の二酸化シ
リコン膜１０３を形成した後、温度１０００℃のＮ２
（窒素）ガス雰囲気中で２０分間のアニールを行なう（
第１区（ｂ）図示）。
Ｌ：ＬＯＣＯＳ １０２ｉ：ヨ’）、活性化領域１０１
Ａと非活性化領域１０１Ｂを区分する。この半導体基板
を温度８５０°Ｃの水蒸気雰囲気中で約１５分の酸化を
行なって、活性化領域１０１Ａに約１５０人の二酸化シ
リコン膜１０３を形成した後、温度１０００℃のＮ２
（窒素）ガス雰囲気中で２０分間のアニールを行なう（
第１区（ｂ）図示）。
次いで、前記活性化領域１０１Ａ中に、二酸化シリコン
膜１０３を通して、Ｐ型不純物イオン１０４であるＢ（
ボロン）、または、ＢＦ、をイオン注入し、ＭＯＳトラ
ンジスタをしきい（Ｉｉｔ圧を調整する（同図（ｃ）図
示）。
膜１０３を通して、Ｐ型不純物イオン１０４であるＢ（
ボロン）、または、ＢＦ、をイオン注入し、ＭＯＳトラ
ンジスタをしきい（Ｉｉｔ圧を調整する（同図（ｃ）図
示）。
つづいて、濃度０５％のＨＦ（弗酸）により、数人の二
酸化シリコン膜の表面をエツチングした後温度１０００
℃において１０秒間のランプアニールを行なう（同図（
ｄ）図示）。
酸化シリコン膜の表面をエツチングした後温度１０００
℃において１０秒間のランプアニールを行なう（同図（
ｄ）図示）。
つづいて、ゲート電極として多結晶シリコン１０５を堆
積する（同図（ｅ）図示）。
積する（同図（ｅ）図示）。
その後、通常の工程を経て、ＭＯＳトランジスタを形成
する。
する。
形成されたゲート絶縁膜は、イオン注入および、弗酸に
よるエツチングによってゲート絶縁膜に与えられるダメ
ージが、欠陥としてゲート絶縁膜中に残り、ゲート膜の
絶縁破壊および、電流リークを引き起こすが、上述した
製造方法によれば、以上のような不良は発生難くなり、
ゲート絶縁膜の信頼性を向上できる。
よるエツチングによってゲート絶縁膜に与えられるダメ
ージが、欠陥としてゲート絶縁膜中に残り、ゲート膜の
絶縁破壊および、電流リークを引き起こすが、上述した
製造方法によれば、以上のような不良は発生難くなり、
ゲート絶縁膜の信頼性を向上できる。
［発明の効果］
以上述べたように、本発明によれば、ゲート絶縁膜の不
良が起き難（なり、ＭＯＳデバイスの信頼性を向上する
ことができる。
良が起き難（なり、ＭＯＳデバイスの信頼性を向上する
ことができる。
なお、本発明の実施例では、ゲート絶縁膜の表面のエツ
チング後のアニールをランプアニールによって、行なう
工程を述べたが、Ｎ ２ 、 Ａ ｒなどの不活性化ガ
ス中での電気炉アニールでも、同様の効果が得られる。
チング後のアニールをランプアニールによって、行なう
工程を述べたが、Ｎ ２ 、 Ａ ｒなどの不活性化ガ
ス中での電気炉アニールでも、同様の効果が得られる。
第１区（ａ）〜（ｅ）は、本発明の実施例におけるゲー
ト絶縁膜の製造工程を示す断面図。 １０１・・・・半導体基板 １０１Ａ・・・活性化領域 １０１Ｂ・・・非活性化領域 １０２ ・ ・ ・ ・ ＬＯＣＯ５１０３・・・・
ゲート絶縁膜 １０４・・・・不純物イオン １０５・・・・ゲート電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（化１名）；汽
１ 図 （２）、ン 第 １１菖（ｂ） 第 １図 （Ｃ，１
ト絶縁膜の製造工程を示す断面図。 １０１・・・・半導体基板 １０１Ａ・・・活性化領域 １０１Ｂ・・・非活性化領域 １０２ ・ ・ ・ ・ ＬＯＣＯ５１０３・・・・
ゲート絶縁膜 １０４・・・・不純物イオン １０５・・・・ゲート電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（化１名）；汽
１ 図 （２）、ン 第 １１菖（ｂ） 第 １図 （Ｃ，１
Claims (2)
- （１）ＭＯＳ型半導体装置のゲート絶縁膜の形成におい
て、熱酸化により、半導体基板上に二酸化シリコン膜を
形成する工程と、不活性化ガス雰囲気中でアニールを行
なう工程と、前記二酸化シリコン膜を通してイオン注入
を行なう工程と、その後、再度、不活性化ガス雰囲気中
でアニールを行なう工程を含むことを特徴とする半導体
装置の製造方法。 - （２）前記二酸化シリコン膜を通してイオン注入を行な
った後に、前記二酸化シリコン膜の表面層をエッチング
する工程を含むことを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32803990A JPH04196443A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32803990A JPH04196443A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196443A true JPH04196443A (ja) | 1992-07-16 |
Family
ID=18205834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32803990A Pending JPH04196443A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293054B1 (ko) * | 1999-06-08 | 2001-06-15 | 황인길 | 반도체 소자의 게이트 전극 제조 방법 |
-
1990
- 1990-11-28 JP JP32803990A patent/JPH04196443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293054B1 (ko) * | 1999-06-08 | 2001-06-15 | 황인길 | 반도체 소자의 게이트 전극 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6171911B1 (en) | Method for forming dual gate oxides on integrated circuits with advanced logic devices | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JP2911476B2 (ja) | サブストレート上に酸化物層を製作する方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH10172922A (ja) | 半導体装置の製造方法 | |
| KR100411304B1 (ko) | 동기식 디램 소자의 제조방법 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| US5646057A (en) | Method for a MOS device manufacturing | |
| US6472311B1 (en) | Method for manufacturing semiconductor device | |
| JPH03180026A (ja) | 半導体装置の製造方法 | |
| JPH0393233A (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH0442927A (ja) | 半導体装置の製造方法 | |
| JPH04103173A (ja) | 半導体装置の製造方法 | |
| JPS6243174A (ja) | 半導体装置の製造方法 | |
| JPS62241376A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05109652A (ja) | 半導体装置の製造方法 | |
| JPH02295131A (ja) | Ｍｏｓトランジスタの製造方法 |