JPH04196486A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04196486A JPH04196486A JP32755390A JP32755390A JPH04196486A JP H04196486 A JPH04196486 A JP H04196486A JP 32755390 A JP32755390 A JP 32755390A JP 32755390 A JP32755390 A JP 32755390A JP H04196486 A JPH04196486 A JP H04196486A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は絶縁膜とＡｇ系配線膜との間にバリアメタルと
してのＴｉＮ膜を有する半導体装置に関する。
してのＴｉＮ膜を有する半導体装置に関する。
（従来の技術）
従来の半導体装置の断面を第４図に示す。この＋−導体
装置は、半導体基板１上にＢＰＳＧ膜３が形成され、こ
のＢ Ｐ Ｓ （Ｊｋ３には、基板１上に形成された拡
散層２とのコンタクトを取るためのコンタクトホールが
開孔されている。そして、二のコンタ、クトホールが開
孔されたＢＰＳＧ膜３上にＴｉ膜５及びＴｆＮＩ１７か
らなるバリア膜が形成され、このバリア膜上にＡｌｌ又
はＡｌ１合金からなるＡｌｌ系配線膜８が形成されてい
る。上述のバリア膜は、ＡｌとＳｉが反応することによ
って生じる、Ａｆｌ系配線のコンタクト部の接合突き抜
けやＳｉ析出によるコンタクト抵抗増大等を抑制するた
めに設けられるものである。なお、Ｔ ｉ ＠ ５及び
ＴｉＮ膜７からなるバリア膜の形成直後には、コンタク
ト部においてＳｉ表面の薄い酸化物のＴｉによる還元及
びＴｉとＳｉのシリサイプ−ジョンを促進してコンタク
ト抵抗を低減するための熱処理が行われる。この熱処理
によって拡散層２近傍のＴｉ＠はＴｉ−８ｔ化合物６に
嚢化する。
装置は、半導体基板１上にＢＰＳＧ膜３が形成され、こ
のＢ Ｐ Ｓ （Ｊｋ３には、基板１上に形成された拡
散層２とのコンタクトを取るためのコンタクトホールが
開孔されている。そして、二のコンタ、クトホールが開
孔されたＢＰＳＧ膜３上にＴｉ膜５及びＴｆＮＩ１７か
らなるバリア膜が形成され、このバリア膜上にＡｌｌ又
はＡｌ１合金からなるＡｌｌ系配線膜８が形成されてい
る。上述のバリア膜は、ＡｌとＳｉが反応することによ
って生じる、Ａｆｌ系配線のコンタクト部の接合突き抜
けやＳｉ析出によるコンタクト抵抗増大等を抑制するた
めに設けられるものである。なお、Ｔ ｉ ＠ ５及び
ＴｉＮ膜７からなるバリア膜の形成直後には、コンタク
ト部においてＳｉ表面の薄い酸化物のＴｉによる還元及
びＴｉとＳｉのシリサイプ−ジョンを促進してコンタク
ト抵抗を低減するための熱処理が行われる。この熱処理
によって拡散層２近傍のＴｉ＠はＴｉ−８ｔ化合物６に
嚢化する。
又、図示はしていないが、Ａ４７系配線膜８形成後、こ
のＡＩ系配線７Ｎ！８をバターニングして配線を形成し
、その後に絶縁保護膜を形成してパッド開孔を行う。
のＡＩ系配線７Ｎ！８をバターニングして配線を形成し
、その後に絶縁保護膜を形成してパッド開孔を行う。
（発明が解決しようとする課題）
このような半導体装置においては、パッド部が下地絶縁
膜３との界面近傍で剥離する、すなわち密着性不良が生
じるという問題があった。二の密着性不良′は、バリア
膜形成後の熱処理によって発生するものて、パ、ツド部
ドのＴｉ膜５と下地絶縁膜３とが反応して脆い層が形成
されることによるものである。又、この密着性不良は下
地絶縁膜３の構成成分にも影響され、特にＢ（はう素）
の含有量が高い程発生し品い。
膜３との界面近傍で剥離する、すなわち密着性不良が生
じるという問題があった。二の密着性不良′は、バリア
膜形成後の熱処理によって発生するものて、パ、ツド部
ドのＴｉ膜５と下地絶縁膜３とが反応して脆い層が形成
されることによるものである。又、この密着性不良は下
地絶縁膜３の構成成分にも影響され、特にＢ（はう素）
の含有量が高い程発生し品い。
本発明は上記問題点を考慮してなされたものであって、
密着性に対して高い信頼性を有する半導体装置を提供す
ることを目的とする。
密着性に対して高い信頼性を有する半導体装置を提供す
ることを目的とする。
Ｃ発明の構成〕
（課題を解決するための手段）
第１の発明の半導体装置は、半導体基板上に形成された
絶縁膜と、この絶縁膜上に形成されるホウ素を含まない
絶縁膜層と、このホウ素を含まない絶縁膜層上に形成さ
れるＴｉ及びＴｉＮからなる２層構造のバリア膜と、こ
のバリア膜上に形成されるＡｇ又はｐ、（ｔ９金からな
るＡｌｌ系配線膜とを備えていることを特徴とする。
絶縁膜と、この絶縁膜上に形成されるホウ素を含まない
絶縁膜層と、このホウ素を含まない絶縁膜層上に形成さ
れるＴｉ及びＴｉＮからなる２層構造のバリア膜と、こ
のバリア膜上に形成されるＡｇ又はｐ、（ｔ９金からな
るＡｌｌ系配線膜とを備えていることを特徴とする。
ｍ２の発明の半導体装置は、半導体基板上に形成された
絶縁膜と、この絶縁膜に開孔されたコンタクトホールの
底部の半導体基板表面のみに形成されるＴｉシリサイド
層と、このＴｉシリサイド層及び前記絶縁膜上に形成さ
れるＴｉＮ＠と、このＴｉＮ膜上に形成されるＡＩ！又
はＡｌ合金からなるＡＪ７系配系膜線膜備えていること
を特徴とする。
絶縁膜と、この絶縁膜に開孔されたコンタクトホールの
底部の半導体基板表面のみに形成されるＴｉシリサイド
層と、このＴｉシリサイド層及び前記絶縁膜上に形成さ
れるＴｉＮ＠と、このＴｉＮ膜上に形成されるＡＩ！又
はＡｌ合金からなるＡＪ７系配系膜線膜備えていること
を特徴とする。
（作 用）
二のように構成された第１の発明の半導体装置によれば
、絶縁膜（下地絶縁膜）とバリア膜との間にホウ素を含
まない絶縁膜層が設けられている。
、絶縁膜（下地絶縁膜）とバリア膜との間にホウ素を含
まない絶縁膜層が設けられている。
これによ゛リバリア膜の熱処理の温度にががゎらず、下
地絶縁膜とバリア膜との界面近傍での剥離する割合、す
なわち界面はがれ率をほぼ零とすることができ、密着性
に対して高い信頼性を得ることができる。
地絶縁膜とバリア膜との界面近傍での剥離する割合、す
なわち界面はがれ率をほぼ零とすることができ、密着性
に対して高い信頼性を得ることができる。
上述のように構成された第２の発明の半導体装置によれ
ば、絶縁膜上にはＴｆｆｉではなくてＴ ｉ Ｎ＠が形
成されているため、Ｔｉシリサイド層を形成するに必要
な熱処理が行われても、絶縁膜とＴｉＮｆｉとの界面の
剥離はほとんど生じない。
ば、絶縁膜上にはＴｆｆｉではなくてＴ ｉ Ｎ＠が形
成されているため、Ｔｉシリサイド層を形成するに必要
な熱処理が行われても、絶縁膜とＴｉＮｆｉとの界面の
剥離はほとんど生じない。
これにより密着性に対して高い信頼性を得ることができ
る。
る。
（実施例）
第１の発明による半導体装置の一実施例を第１図を参照
して説明する。第１図は上記実施例の半導体装置の製造
工程断面図である。先ず半導体基板１上にＢＰＳＧ膜３
を形成し、更にこのＢＰＳＧ膜３の上に窒化膜、例えば
ＳｉＮ膜４をＣＶＤ法を用いて形成する（第１図（ａ）
参照）。
して説明する。第１図は上記実施例の半導体装置の製造
工程断面図である。先ず半導体基板１上にＢＰＳＧ膜３
を形成し、更にこのＢＰＳＧ膜３の上に窒化膜、例えば
ＳｉＮ膜４をＣＶＤ法を用いて形成する（第１図（ａ）
参照）。
その後、基板１上の拡散層２とのコンタクトを取るため
フンタクトホールを開孔する（第１図（ａ）参照）。
フンタクトホールを開孔する（第１図（ａ）参照）。
次にＴｉ膜５及びＴｉＮ膜７からなるバリアＡｌ！′を
形成する（第１図（ｂ）参照）。そしてコンタクト抵抗
を低減するために約５００〜８００℃の温度で上記バリ
ア膜の熱処理を行って、拡散層２近傍のＴｉ膜５をＴｉ
−Ｓｉ化合物に変える（第１図（Ｃ）参照）。その後、
Ａ、Ｑ采配線膜８を堆積しく第１図（Ｃ）参照）、バタ
ーニングを行って配線を形成する（図示せず）。そして
絶縁保護膜を形成後、パッド開孔を行う（図示せず）。
形成する（第１図（ｂ）参照）。そしてコンタクト抵抗
を低減するために約５００〜８００℃の温度で上記バリ
ア膜の熱処理を行って、拡散層２近傍のＴｉ膜５をＴｉ
−Ｓｉ化合物に変える（第１図（Ｃ）参照）。その後、
Ａ、Ｑ采配線膜８を堆積しく第１図（Ｃ）参照）、バタ
ーニングを行って配線を形成する（図示せず）。そして
絶縁保護膜を形成後、パッド開孔を行う（図示せず）。
このようにして形成されたパッド部にワイヤ接続した後
１とこのワイヤめ剥離テストを行った結果を第３図のグ
ラフＡｌに示す。第３図に示すグラフの横軸はバリア膜
の熱処理温度を示し、縦軸はパッド部の、下地絶縁膜と
の界面がはがれる割合すなわち、界面はがれ率を示して
いる。本実施例の半導体装置の製造において、バリア膜
の熱処理を比較的高温（約５００〜８００℃）で行って
も界面はがれ率はほぼ零であることがグラフｇ１から分
かる。これに対して従来の半導体装置の、バリア膜の熱
処理温度に対する界面はがれ率をグラフｇ に示すが、
このグラフＡｌ２から分かるように熱処理温度が高くな
るにつれて界面はがれ率も上昇していることが分かる。
１とこのワイヤめ剥離テストを行った結果を第３図のグ
ラフＡｌに示す。第３図に示すグラフの横軸はバリア膜
の熱処理温度を示し、縦軸はパッド部の、下地絶縁膜と
の界面がはがれる割合すなわち、界面はがれ率を示して
いる。本実施例の半導体装置の製造において、バリア膜
の熱処理を比較的高温（約５００〜８００℃）で行って
も界面はがれ率はほぼ零であることがグラフｇ１から分
かる。これに対して従来の半導体装置の、バリア膜の熱
処理温度に対する界面はがれ率をグラフｇ に示すが、
このグラフＡｌ２から分かるように熱処理温度が高くな
るにつれて界面はがれ率も上昇していることが分かる。
したがって本実施例の半導体装置によれば界面はかり率
がほぼ零、すなわち密着性不良はほとんど生じず、信頼
性の高いものとなる。
がほぼ零、すなわち密着性不良はほとんど生じず、信頼
性の高いものとなる。
なお、上記実施例においては゛、バリア膜とＢ Ｐ Ｓ
Ｇ＠３との間の絶縁膜としてＳｉＮ膜を設けたが、こ
のＳｉＮ膜の代わりにＡＪ７Ｎからなる窒化膜を設けて
も同様の効果を得ることができる。
Ｇ＠３との間の絶縁膜としてＳｉＮ膜を設けたが、こ
のＳｉＮ膜の代わりにＡＪ７Ｎからなる窒化膜を設けて
も同様の効果を得ることができる。
又、バリア膜とＢＰＳＧ膜との間の絶縁膜として窒化膜
の代わりにポリシリコン又はシリコン化合物からなる膜
を設けても上記実施例と同様の効果を害ることができる
。
の代わりにポリシリコン又はシリコン化合物からなる膜
を設けても上記実施例と同様の効果を害ることができる
。
又、窒化膜の代わりに、Ｂを含まない酸化膜、例えばＣ
ＶＤ法を用いて形成するＳｉＯ２膜を用いても、従来の
半導体装置に比べて密着性不良を改善することができる
。但し、この場合界面はがれ率はほぼ零とはならない。
ＶＤ法を用いて形成するＳｉＯ２膜を用いても、従来の
半導体装置に比べて密着性不良を改善することができる
。但し、この場合界面はがれ率はほぼ零とはならない。
なお、上記実施例においては、下地絶縁膜がＢＰＳＧ膜
である場合について説明したが、ＢＰＳＧ膜の代わりに
酸化膜、例えばＳ ＩＯ２＠を用いた場合でも本実施例
と同様の効果を得る二とかできる。
である場合について説明したが、ＢＰＳＧ膜の代わりに
酸化膜、例えばＳ ＩＯ２＠を用いた場合でも本実施例
と同様の効果を得る二とかできる。
次に、第２の発明による半導体装置の一実施例を第２図
を参照して説明する。第２図は上記実施例の半導体装置
の製造工程断面図である。この半導体装置は先ず、半導
体基板１上に例えばＢＰＳＧ膜３を形成し、半導体基板
１上の拡散層２とのコンタクトを取るためのコンタクト
ホールをＢＰＳＧ膜３に開孔する。その後、ＴｉｉＳを
スパッタ法を用いて堆積する（第２図（ａ）参照）。そ
の後史にその上に例えばＴｉＮ膜（図示せず）をスパッ
タ法を用いて堆積させるか又はＴｉｉＳの表面の窒化を
行った後に、約５００〜８００℃の温度で熱処理を行う
。
を参照して説明する。第２図は上記実施例の半導体装置
の製造工程断面図である。この半導体装置は先ず、半導
体基板１上に例えばＢＰＳＧ膜３を形成し、半導体基板
１上の拡散層２とのコンタクトを取るためのコンタクト
ホールをＢＰＳＧ膜３に開孔する。その後、ＴｉｉＳを
スパッタ法を用いて堆積する（第２図（ａ）参照）。そ
の後史にその上に例えばＴｉＮ膜（図示せず）をスパッ
タ法を用いて堆積させるか又はＴｉｉＳの表面の窒化を
行った後に、約５００〜８００℃の温度で熱処理を行う
。
すると、ＴｉｉＳとＳｉの界面、すなわちＴｉｉＳと半
導体基板１の界面のみにＴｉとＳｉの化合物（ＴｉＳｉ
２）からなる層６が形成され、このＴ ｉＳ Ｌ ２層
を残してＴｉｉＳ又は、ＴｉＮ膜及びＴｉｉＳを選択的
にエツチング除去する（第２図（ｂ）参照）。その後Ｔ
ｉＮ膜７を堆積した後、ＡＩｌ又はＡｌ１ｅ：金からな
る配線膜８を形成する（第２図（Ｃ）参照）。そしてバ
ターニングを行って配線を形成した後、絶縁保護膜（図
示せず）を堆積してパッド開孔を行う（図示せず）。
導体基板１の界面のみにＴｉとＳｉの化合物（ＴｉＳｉ
２）からなる層６が形成され、このＴ ｉＳ Ｌ ２層
を残してＴｉｉＳ又は、ＴｉＮ膜及びＴｉｉＳを選択的
にエツチング除去する（第２図（ｂ）参照）。その後Ｔ
ｉＮ膜７を堆積した後、ＡＩｌ又はＡｌ１ｅ：金からな
る配線膜８を形成する（第２図（Ｃ）参照）。そしてバ
ターニングを行って配線を形成した後、絶縁保護膜（図
示せず）を堆積してパッド開孔を行う（図示せず）。
このようにして形成された半導体装置のノくラド部にワ
イヤ接続した後、このワイヤの剥離テストを行っても、
パッド部の、下地絶縁膜３とバリアメタル７との界面近
傍で剥離する割合、すなわち界面はがれ率は、バリアメ
タル５の熱処理ａ度に依らずほぼ零であった。これによ
り、本実施例の半導体装置は密着性不良は生じず、信頼
性の高いものとなる。
イヤ接続した後、このワイヤの剥離テストを行っても、
パッド部の、下地絶縁膜３とバリアメタル７との界面近
傍で剥離する割合、すなわち界面はがれ率は、バリアメ
タル５の熱処理ａ度に依らずほぼ零であった。これによ
り、本実施例の半導体装置は密着性不良は生じず、信頼
性の高いものとなる。
なお、本実施例の半導体装置のコンタクト抵抗を計量ｌ
したとこる従来の半導体装置と同程度て間−題ない。
したとこる従来の半導体装置と同程度て間−題ない。
本発明によれば密も性に対して高い（Ｑ顕性を得ること
ができる。
ができる。
第１図は第１の発明による半導体装置の一実施例の製造
工程を示す断面図、第２図は第２の発明による半導体装
置の一実施例の製造工程を示す断面図、第３図は本発明
の詳細な説明するグラフ、第４図は従来の半導体装置の
断面図である。 １・・・半導体基板、２・・・拡散層、３・・・ＢＰＳ
Ｇ膜、４・・・５ｉＮＰＡｌ５・・・ＴｉＷＩＩｃ１６
・・・ＴｉＳｉ２膜、７・・・ＴｉＮ膜、８・・・Ａｊ
７系配系層線層願人代理人 佐 藤 −雄 第１図
工程を示す断面図、第２図は第２の発明による半導体装
置の一実施例の製造工程を示す断面図、第３図は本発明
の詳細な説明するグラフ、第４図は従来の半導体装置の
断面図である。 １・・・半導体基板、２・・・拡散層、３・・・ＢＰＳ
Ｇ膜、４・・・５ｉＮＰＡｌ５・・・ＴｉＷＩＩｃ１６
・・・ＴｉＳｉ２膜、７・・・ＴｉＮ膜、８・・・Ａｊ
７系配系層線層願人代理人 佐 藤 −雄 第１図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成された絶縁膜と、この絶縁膜上
に形成されるホウ素を含まない絶縁膜層と、このホウ素
を含まない絶縁膜層上に形成されるＴｉ及びＴｉＮから
なる２層構造のバリア膜と、このバリア膜上に形成され
るＡｌ又はＡｌ合金からなるＡｌ系配線膜とを備えてい
ることを特徴とする半導体装置。 ２、前記ホウ素を含まない絶縁膜層は、 ＳｉＮ又はＡｌＮのいずれか一方の材料によって形成さ
れていることを特徴とする請求項１記載の半導体装置。 ３、半導体基板上に形成された絶縁膜と、この絶縁膜に
開孔されたコンタクトホールの底部の半導体基板表面の
みに形成されるＴｉシリサイド層と、このＴｉシリサイ
ド層及び前記絶縁膜上に形成されるＴｉＮ膜と、このＴ
ｉＮ膜上に形成されるＡｌ又はＡｌ合金からなるＡｌ系
配線膜とを備えていることを特徴とする半導体装置。 ４、前記半導体基板上に形成される絶縁膜はＢＰＳＧ膜
であることを特徴とする請求項１乃至３のいずれかに記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32755390A JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32755390A JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196486A true JPH04196486A (ja) | 1992-07-16 |
| JP2848694B2 JP2848694B2 (ja) | 1999-01-20 |
Family
ID=18200353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32755390A Expired - Lifetime JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848694B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660392A1 (en) * | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US5793114A (en) * | 1993-12-17 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6051864A (en) * | 1993-12-17 | 2000-04-18 | Stmicroelectronics, Inc. | Memory masking for periphery salicidation of active regions |
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| JP2004063610A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | 半導体装置の製造方法 |
-
1990
- 1990-11-28 JP JP32755390A patent/JP2848694B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660392A1 (en) * | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US5793114A (en) * | 1993-12-17 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6051864A (en) * | 1993-12-17 | 2000-04-18 | Stmicroelectronics, Inc. | Memory masking for periphery salicidation of active regions |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6514811B2 (en) | 1993-12-17 | 2003-02-04 | Stmicroelectronics, Inc. | Method for memory masking for periphery salicidation of active regions |
| US6812142B1 (en) | 1993-12-17 | 2004-11-02 | Stmicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| US6787913B2 (en) | 1997-11-21 | 2004-09-07 | Nec Electronics Corporation | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same |
| JP2004063610A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2848694B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4732801A (en) | Graded oxide/nitride via structure and method of fabrication therefor | |
| JPH0778821A (ja) | 半導体装置およびその製造方法 | |
| US6344411B1 (en) | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same | |
| JPH05347272A (ja) | 半導体装置の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP3602024B2 (ja) | 半導体装置及びその製造方法 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| JP2000021813A (ja) | 半導体装置の製造方法 | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JPH04196486A (ja) | 半導体装置 | |
| JPS63229852A (ja) | 半導体装置 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP2841439B2 (ja) | 半導体装置の製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH03237745A (ja) | 半導体装置 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2581307B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |